Цифровые логические элементы: Основы цифровой схемотехники. Как логические элементы образуют биты памяти в твоем компьютере — БилдоМан

Содержание

4.4. Логические элементы и синтез логических схем. Информатика: аппаратные средства персонального компьютера

4.4. Логические элементы и синтез логических схем

Сложные цифровые логические устройства, входящие в состав компьютера, состоят из ряда элементарных логических элементов, построенных на базе средств электронной техники. При производстве этих электронных логических элементов используют различные технологии и схемотехнические решения, такие как: ДТЛ (диодно-транзисторная логика), ТТЛ (транзисторно-транзисторная логика), ЭСЛ (эмиттерно-связанная логика), технологии, основанные на использовании полевых транзисторов, и т. д. Логические элементы позволяют реализовать любую логическую функцию. Входные и выходные сигналы логических элементов, соответствующие двум логическим состояниям 1 и 0, могут иметь один из двух установленных уровней электрического напряжения, который зависит от схемотехнического решения логического элемента. Например, для логических элементов, основанных на технологии ТТЛ, высокий уровень электрического напряжения (2,4 ? 5 В) соответствует значению логической единицы (истина), а низкий уровень (0 ? 0,4 В) – логическому нулю (ложь).

Три приведенных ниже логических элемента составляют функционально полную систему для проектирования цифровых логических устройств, в том числе и соответствующих логических блоков и устройств компьютера, поскольку реализуют функционально полный набор логических функций, состоящий из логических функций: И (конъюнкции), ИЛИ (дизъюнкции), НЕ (отрицания).

1. Логический элемент НЕ, который называется также инвертором, выполняет логическую операцию отрицания (инверсии).

2. Логический элемент И, называемый также конъюнктором, выполняет операцию логического умножения (конъюнкции), теоретически может иметь бесконечное число входов, на практике ограничиваются числом входов от двух до восьми.

3. Логический элемент ИЛИ, называемый также дизъюнктором, выполняет операцию логического сложения (дизъюнкции), теоретически может иметь бесконечное число входов, на практике ограничиваются числом входов от двух до восьми.

При проектировании цифровых логических устройств часто возникает задача по заданной таблице истинности записать выражение для логической функции и реализовать ее в виде логической схемы, состоящей из функционально полного набора логических элементов. Данную задачу называют также задачей синтеза логических схем или логических устройств.

Синтез логических схем на основе функционально полного набора логических элементов состоит из представления логических функций, описывающих данные логические схемы в нормальных формах. Нормальной формой представления считается форма, полученная посредством суперпозиций вспомогательных логических функций – минтермов и макстернов.

Минтермом называют логическую функцию, которая принимает значение логической единицы только при одном значении логических переменных и значение логического нуля при других значениях логических переменных. Например, минтермами являются логические функции F₂, F₃, F₅и F₉(см. рис. 4.3).

Макстерном называют логическую функцию, которая принимает значение логического нуля только при одном значении логических переменных и значение логической единицы при других значениях логических переменных. Например, макстернами являются логические функции

F₈, F₁₂, F₁₄и F₁₅(см. рис. 4.3).

Из минтермов и макстернов методом суперпозиции можно составить логические функции, которые называются соответственно логической функцией, представленной посредством совершенных дизъюнктивных нормальных форм (СДНФ), и логической функцией, представленной посредством совершенных конъюнктивных нормальных форм (СКНФ). Полученные таким образом функции СДНФ и СКНФ будут представлять искомую логическую функцию по заданной таблице истинности. После получения функций СДНФ и СКНФ их необходимо преобразовать (минимизировать). Преобразование данных функций с целью их минимизации осуществляется с помощью законов алгебры логики и специальных разработанных методов: метод Квайна, карты Карно, диаграммы Вейча и т. д.

Рассмотрим задачу синтеза на примере модифицированной таблицы истинности, приведенной на рис. 4.6. Для данной таблицы истинности необходимо записать выражение для выходной функции F, провести ее преобразование (минимизацию) на основе законов алгебры логики и, используя основные логические элементы – НЕ, И и ИЛИ, разработать логическую схему реализации выходной функции F.

Рис. 4.6. Таблица истинности логических переменных

A, В и С

Значения логических переменных А, В и С и соответствующие значения функции F приведены в таблице истинности (см. рис. 4.6), где в столбце № – указан номер комбинации логических переменных A, В и С.

Для решения указанной задачи представим логическую функцию F в виде СДНФ, а затем и в СКНФ. Найдем вспомогательные функции минтермы и макстермы. В заданной таблице истинности выходная функция F принимает логическое значение, равное логической единице, при комбинациях логических переменных A, В и С, указанных под номерами 3, 6, 8, а значение, равное логическому нулю – при комбинациях, указанных под номерами 1, 2, 4, 5,7.

Минтермы запишем в следующем виде:

Минтермы представляют собой логические произведения (конъюнкции) логических переменных А, В, и С при значениях логической функции F, равных логической единице (комбинации 3, 6, 8). Сомножители (логические переменные A, В и С) входят в минтерм в прямом виде (без отрицания), если их значения равны логической единице, и в инверсном (с отрицанием), если их значения равны логическому нулю. Логическая функция F в СДНФ будет равна логической сумме минтермов:

После минимизации логической функции Fc использованием законов алгебры логики получим ее искомое выражение:

Макстермы запишем в следующем виде:

Макстермы представляют собой логические суммы (дизъюнкции) логических переменных А, В, и С при значениях логической функции F, равных логическому нулю (комбинации 1, 2, 4, 5, 7). Слагаемые (логические переменные A, В, и С) входят в макстерм в прямом виде (без отрицания), если их значения равны логическому нулю, и в инверсном (с отрицанием), если их значения равны логической единице. Логическая функция F в СКНФ будет равна логическому произведению макстермов:

Поскольку полученное выражение для F в виде СКНФ является более громоздким по сравнению с представлением F в виде СДНФ, то в качестве окончательного выражения для

F примем ее выражение в виде СДНФ, т. е.

Аналогичным образом можно получить выражение для любой логической функции, которая представлена с помощью заданной таблицы истинности с Означениями логических переменных.

Используем полученное выражение логической функции F для разработки (построения) логической схемы на основе функционально полного набора логических элементов НЕ, И и ИЛИ. При построении логической схемы необходимо учитывать установленные в алгебре логики правила (приоритеты) для выполнения логических операций, которые в данном случае реализуются с помощью логических элементов НЕ, И и ИЛИ. Порядок производимых логических операций будет следующий: операция инверсии (отрицания), операция логического умножения (конъюнкции) и затем операция логического сложения (дизъюнкции). Реализация функции

F в виде логической схемы, приведена на рис. 4.7.

Рис. 4.7. Реализация функции F в виде логической схемы

Для графического отображения логических схем существуют различные компьютерные программы, называемые графическими редакторами. Данные программы могут быть включены в другие компьютерные программы, например в программах Microsoft Word и Microsoft Excel такие редакторы реализованы с помощью панелей инструментов «Рисование», или быть самостоятельными программами, например Paint, Microsoft Visio и т. д. Воспользуемся встроенным графическим редактором (панель «Рисование») программы

MS Excel для графического отображения логической схемы функции F. Данная логическая схема показана на рис. 4.8.

Рис. 4.8. Графическое отображение логической функции F с помощью программы MS Excel

На основе функционально полного набора логических элементов построены различные электронные устройства, входящие в состав компьютера. К таким устройствам относятся сумматоры (выполняющие операции сложения двоичных чисел), триггеры (устройства, имеющие два устойчивых состояния: логического нуля и логической единицы и используемые в качестве двоичных элементов памяти), регистры памяти (состоящие из набора триггеров), двоичные счетчики, селекторы (переключатели сигналов), шифраторы, дешифраторы и т. д.

Рассмотренные выше таблицы истинности логических элементов показывают установившиеся значения логических переменных. Однако когда логические переменные представлены в виде электрических сигналов, то необходимо некоторое время для того, чтобы значение логической функции достигло уровня установившегося состояния из-за внутренних задержек по времени в электронных логических элементах. В среднем задержка электрического сигнала такого элемента составляет 10^-9 с. В компьютере двоичные сигналы проходят через множество электронных схем, и задержка по времени может стать значительной. В этом случае выделяется отрезок времени (такт) на каждый шаг логической операции. Если операция заканчивается раньше, чем заканчивается тактовое время, то устройство, входящее в состав компьютера, ожидает ее окончания. В результате скорость выполнения операций несколько снижается, но достигается высокая надежность, так как обеспечивается синхронизация между многими параллельно выполняющимися операциями в компьютере. Синхронизация устройств в компьютере обеспечивается с помощью специального генератора – генератора тактовой частоты, который вырабатывает электрические импульсы стабильной частоты.

Данный текст является ознакомительным фрагментом.

Продолжение на ЛитРес

Основные элементы цифровой логики

Цифровая логика, элементы, ее представляющие, работают с так называемыми цифровыми сигналами. В отличие от аналоговых, цифровые сигналы принимают два возможных значения: логическая единица и логический нуль. Логическая единица обозначается для краткости «1» или, в некоторых случаях, «высоким» уровнем («В»). Логический нуль, соответственно, обозначается «О» или «низким» уровнем («Н»), Логические элементы, или элементы цифровой логики, построены на биполярных и полевых транзисторах, работающих в режимах насыщения и отсечки.

Наибольшее распространение получили проверенные временем цифровые логические элементы на основе биполярных транзисторов — ТТЛ-элементы (транзисторно-транзисторная логика) и на основе полевых транзисторов — КМОП-эгементы (комплементарные, на основе переходов металл-окисел-полупроводник).

Логические элементы ТТЛ, ассортимент которых насчитывает до 200 наименований различной степени интеграции и функционального назначения, работают при напряжении питания 5 В. Эти микросхемы способны работать до частот 20… 100 МГц и потребляют от источника питания значительный ток.

/ШО/~7-элементы работают в широком диапазоне напряжений питания 5… 15 В, иногда от 3 В. Это исключительно экономичные элементы, которые можно использовать совместно с ТТЛ логикой. Заметный и малоустранимый недостаток большинства этих элементов — относительно низкие рабочие частоты, не превышающие 1…5 МГц.

Ниже будут рассмотрены основные логические элементы цифровой логики.

Поскольку история цифровых логических элементов насчитывает не столь уж много лет, условные символы, используемые для обозначения логических элементов в разных странах мира, заметно отличаются. Поэтому, в порядке сравнения, и для того, чтобы можно было уверенно разбираться в схемах, опубликованных в отечественных и зарубежных источниках информации,

приведены условные обозначения, принятые у нас и в ряде англоговорящих стран (Великобритания, США).

Повторитель (Repeater) — логический элемент, выполняющий функцию повторителя. Элемент может быть реализован на основе эмиттерного (рис. 3.2, 3.5) или истокового (рис. 3.8) повторителей. Переходные конденсаторы (рис. 3.2, 3.5) следует исключить из схемы. Входной сигнал подается на базу транзистора (рис. 3.2, 3.5) через резистор R1 (10 кОм). Номинал резистора R2 — 1 кОм. При подаче на вход такого элемента управляющего сигнала А, на выходе элемента формируется сигнал Y, полностью идентичный входному.

НЕ (NOT) — логический элемент, называемый также инвертором, может быть изготовлен на основе схем, показанных на рис. 3.1, 3.4, 3.7. Выходной сигнал Y является «зеркальной» или «перевернутой» копией входного: когда на входе элемента логическая единица, на выходе — логический нуль, и наоборот.

ИЛИ (OR) — в этом элементе выходной сигнал Y принимает значение логической единицы при наличии на хотя бы одном из его нескольких входах сигнала логической единицы. Если на этих входах логический нуль, на выходе элемента также логический нуль.

ИЛИ-НЕ (OR-NOT) — представляет собой последовательное включение элементов ИЛИ (OR) и НЕ (NOT). Выходной сигнал Y схемы ИЛИ-НЕ при наличии на его входах логического нуля принимает значение логической единицы. Стоит хотя бы одному из входных сигналов принять значение логической единицы, выходной сигнал Y переключится на логический нуль.

И (AND) — этот элемент выполняет функцию схемы совпадения. Его эквивалентную схему можно представить в виде двух или нескольких (по числу входов) последовательно включенных электрических ключей (выключателей): выходной сигнал будет иметь значение логической единицы только в том случае, если на все входы этого логического элемента будет подан уровень логической единицы.

И-НЕ (AND-NOT) — как следует из названия элемента, это устройство представляет собой последовательно включенные элементы И (AND) и НЕ (NOT). При одновременной подаче на входы этого элемента уровней логической единицы на выходе Y элемента будет уровень логического нуля. Если хотя бы на одном из входов элемента сигнал примет уровень логической единицы, сигнал на выходе устройства немедленно переключится с «нуля» на «единицу».

Эквивалентность (Equivalence) — представляет собой более сложный по структуре логический элемент. Это логическое устройство имеет на выходе логическую единицу только в том случае, когда все без исключения сигналы на его входах будут иметь один и тот же (т.е. одинаковый, эквивалентный) логический уровень, причем не имеет значения, «ноль» это или «единица».

Исключающее ИЛИ (Excluding OR) — выходной сигнал Y этого логического элемента принимает значение логической единицы только в том случае, когда на одном из его входов присутствует логическая единица, а на всех остальных — логический нуль. Стоит нарушить это условие, сигнал на выходе элемента примет значение логического нуля.

На основе простейших элементов цифровой логики могут быть синтезированы практически любые и сколь угодно более сложные устройства цифровой логики — триггеры, счетчики, шифраторы, дешифраторы и другие. В то же время из более сложных элементов могут быть получены более простые. В этом можно легко убедиться умозрительно, анализируя информацию, приведенную на рис. 26.1, либо экспериментально. Так, например, соединив вместе входы А и В элементов ИЛИ-НЕ или И-НЕ, можно получить элемент НЕ.

Отметим попутно, что чаще всего «лишние» неиспользуемые входы логических элементов объединяют с другими выводами, либо соединяют с общей «земляной» шиной или шиной питания (для 7777-микросхем соединение незадейство-ванного входа с шиной питания лучше выполнять через резистор сопротивлением 1…2 кОм).

Для наглядного представления соотношения уровней сигналов на входах и выходах логических элементов приведены соответствующие графики (рис. 26.1).

Для имитации, моделирования и изучения показаны простейшие схемные эквиваленты логических элементов, выполненные на обычных переключателях. Подача сигнала логической единицы соответствует замыканию соответствующего ключа (или переключению сдвоенного ключа для схем, имитирующих функцию элементов Эквивалентность и Исключающее ИЛИ). В порядке

изучения логических элементов рекомендуется самостоятельно собрать и исследовать работу схемных эквивалентов, использовав в качестве индикатора логического уровня авометр.

Таблица истинности в дополнение к графикам сигналов и схемным эквивалентам дает представление о взаимосвязи процессов на входах и выходах логических элементов. В других литературных источниках «1» может иметь обозначение «Н» — «High», а «О» — обозначение «L» — «Low».

Примеры существующих зарубежных логических элементов серии ТТЛ (TTL) и КМОП (CMOS) и их отечественных аналогов также имеются на рис. 26.1.

Цифровые микросхемы могут быть использованы в качестве аналоговых. Примеры нетрадиционного использования цифровых микросхем в аналоговой технике приведены в главе 29.

В то же время существуют микросхемы, способные работать как с аналоговыми, так и с цифровыми сигналами. К таким микросхемам можно отнести коммутаторы аналоговых и цифровых сигналов, выполненные на КТЮТ-элементах (микросхемы К176КТ1, К561КТЗ, К564КТЗ — четырехканальные коммутаторы) и селекторы-мультиплексоры (многоканальные многопозиционные переключатели, например, К561КП1, К561КП2).

Для перехода от цифровых сигналов к аналоговым и обратно используют аналого-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП).

Литература: Шустов М.А. Практическая схемотехника (Книга 1), 2003 год

Справочник «Цифровые Интегральные Микросхемы»

Справочник «Цифровые Интегральные Микросхемы» [ Содержание ]

2.4.2 Микросхемы типа ЛА, ЛИ

Чтобы рассмотреть схемотехнику, составим таблицу функций элементов И, И-НЕ для двух входов А и В (простейший вариант). Каждая переменная А и В моделируется электронным ключом, который можно замкнуть или разомкнуть. Если ключи соединены последовательно, то они работают согласно логике И: ток в цепи появится, если замкнуть оба ключа: и А и В. Если активными входными сигналами считать замыкание ключей А и В и назвать это событие логической 1, то, последовательно перебирая состояние этих ключей, составим таблицу входных и выходных данных для элементов И и И-НЕ.

Таблица состояний
Входные переменные		Выходная функция
А	B	И	НЕ-И
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

Рассмотрим способ реализации логической операции И-НЕ на элементах ТТЛ. На рис. 2.8, а приведена принципиальная схема двухвходового логического элемента И-НЕ.

Рис. 2.8.а. Принципиальная схема логического элемента.

Подавая от ключей S1 и S2 на входы А и В напряжение высокого В и низкого Н уровней, составим таблицу выходных уровней элемента.

Таблица состояний логического элемета
Вход		Выход Q(НЕ-И)	Вход		Выход Q(НЕ-И)
А	B	Выход Q(НЕ-И)	A	B	Выход Q(НЕ-И)
Н	Н	В	0	0	1
Н	В	В	0	1	1
В	Н	В	1	0	1
В	В	Н	1	1	0

Напряжение низкого уровня Н появляется на выходе Q, когда на обоих входах А и В присутствует высокое напряжение В. Условное графическое обозначение двухвходового логического элемента показано на рис 2.8, в

Рис 2.8.в. Условное обозначение элемента.

Среди простейших ИС ТТЛ преобладают элементы И, И-НЕ. Каждый из корпусов ИС типа ЛА и ЛИ содержит от двух до четырех логических элементов, а микросхемы ЛА2 и ЛА19 содержат по одному логическому элементу И-НЕ на восемь и двенадцать входов соответственно.

Цоколевки микросхем типа ЛА и ЛИ и их условные графические обозначения приведены на рис. 2.9, а основные параметры даны в табл. 2.3.

Рис 2.9. Условные обозначения и цоколевки микросхем ЛИ
Рис 2.9. Условные обозначения и цоколевки микросхем ЛА

Следует особо выделить группу микросхем, логические элементы которых имеют выходы с открытым коллектором (ЛА7…ЛА11, ЛА13. ЛА18), (ЛИ2, ЛИ4, ЛИ5). Схема двухвходового логического элемента И-НЕ с открытым коллектором показана на рис. 2.10, а.

Рис. 2.10а. Принципиальная схема логического элемента И-НЕ

Для формирования выходного перепада напряжения к выходу такого элемента необходимо подключить внешний нагрузочный резистор Rн. Такие микросхемы применяются для обслуживания сегментов индикаторов, зажигания ламп накаливания, светодиодов (рис. 2.10,б).

Рис. 2.10б. Схема подключения ламп накаливания и светодиодов

При необходимости в схемах можно использовать элемент ТТЛ с двухтактным выходом. Для некоторых микросхем с открытым коллекторным выходом (ЛА11) нагрузку можно подключать к более высоковольтному источнику питания (рис. 2.10,в).

Рис. 2.10в. Схема подключения нагрузки к высоковольтному источнику

Такое включение необходимо для зажигания газоразрядных и электролюминесцентных индикаторов. Выходы с открытого коллектора используют для подключения обмоток реле.

Выходы нескольких элементов с открытым коллектором можно присоединять к общей нагрузке Rн (рис. 2.10, г).

Рис. 2.10г. Схема подключения нескольких элементов к общей нагрузке

Такое подключение позволяет реализовать логическую функцию И, называемую «монтажное И». Схему (рис. 2.10. г) используют для расширения числа входов логического элемента.

Следует помнить, что двухтактные выходы ТТЛ нельзя соединять параллельно, это приводит к токовой перегрузке одного из элементов.

Многовходовые составные логические элементы с открытым коллектором и общим сопротивлением нагрузки Rн реализуются наиболее просто, однако они не позволяют получить предельное быстродействие. Более лучший способ увеличения числа входов осуществляется с помощью специальной микросхемы-расширителя, имеющей дополнительные выводы коллектора и эмиттера фазоразделительного каскада VT2 (рис. 2.11). Одноименные вспомогательные выводы нескольких таких элементов можно объединять.

Рис. 2.11а. Принципиальная схема 2И-НЕ с дополнительными выводами коллектора и эмиттера.

Рис. 2.11б. Условное обозначение расширителя и способ соединения нескольких микросхем.

Микросхема К531ЛА16 (магистральный усилитель) может передавать данные в линию с сопротивлением 50 Ом.

Микросхемы ЛА17, ЛА19 — это логические элементы И-НЕ с тремя состояниями на выходе, т. е. они имеют дополнительный вход /ЕО (Enable output), дающий разрешение по выходу. На рис. 2.12 показана схема элемента, который имеет третье выходное состояние Z, когда выход размыкается.

Рис. 2.12. Принципиальная схема логического элемента с тремя состояниями на выходе.

Для этой цели в схему стандартного сложного инвертора ТТЛ вводится дополнительный инвертор DDI и диод VD2. Если на этот вход /ЕО подать от переключателя S1 напряжение высокого уровня — 1, то выходное напряжение инвертора DD1 станет низким, т. е. катод диода VD2 будет практически соединен с корпусом. Из-за этого коллектор транзистора VT2 будет иметь нулевой потенциал, т. е. транзистор VT2 будет закрыт. Транзисторы VT3 и VT4 будут находиться в режиме отсечки, т. е. оба закрыты. Следовательно, выходной вывод как бы «висит» в воздухе, микросхема переходит в состояние Z с очень большим выходным сопротивлением. Если на вход ЕО подается разрешающий низкий уровень — О, то логический элемент И-НЕ работает как в обычном режиме.

Таблица состояний логического элемента.
Вход		Выход
/EO	I	/Y
0	0 1	1 0
1	0 1	Z

Такие логические элементы разработаны специально для обслуживания проводника шины данных. Если к такому проводнику присоединить много выходов, находящихся в состоянии Z, то они не будут влиять друг на друга. Активным передающим сигналом должен быть лишь один логический элемент, только от его выхода в проводник шины данных будет поступать информация. Следовательно, соединенные вместе выходы не должны быть одновременно активными.

Чтобы сигналом разрешения (низкий уревень — О) , подаваемым на вход /EO, подключался к проводнику выход только одного логического элемента, необходимо предусмотреть дополнительный (защитный) временной интервал, т. е. переключать входы /ЕО различных элементов с паузой. Сигналы разрешения, даваемые выходам разных элементов, не должны перекрываться.

Микросхема К531ЛА19-это 12-входовый логический элемент И-НЕ с дополнительным инверсным входом /ЕО. Сигнал появится на его выходе, если на вход /ЕО подано напряжение низкого уровня — О. Выход логического элемента перейдет в разомкнутое состояние Z, если на вход /ЕО подается напряжение высокого уровня. В состоянии Z элемент потребляет ток Iпот.z=25 мА. Время задержки перехода выхода к разомкнутому состоянию tзд.1z= 16 нс, время задержки перехода выхода tзд.0z= 12 нс (от напряжения низкого выходного уровня), при условии, что Сн = 15 пФ [1].

Логические элементы

Глава 1. КОМБИНАЦИОННЫЕ СХЕМЫ И ЦИФРОВЫЕ АВТОМАТЫ

1.1. Логические элементы

Различают комбинационные схемы и цифровые автоматы. В комбинационных схемах состояние на выходе в данный момент времени однозначно определяется состояниями на входах в тот же момент времени. Комбинационными схемами, например, являются логические элементы И, ИЛИ, НЕ и их комбинации. В цифровом автомате состояние на выходе определяется не только состояниями на входах в данный момент времени, но и предыдущим состоянием системы. К цифровым автоматам относятся триггеры.

Логическими элементами называются элементы, выполняющие логические операции И, ИЛИ, НЕ и комбинации этих операций. Указанные логические операции можно реализовать с помощью контактно-релейных схем и с помощью электронных схем. В настоящее время в подавляющем большинстве применяется электронные логические элементы, причем электронные логические элементы входят в состав микросхем. Имея в распоряжении логические элементы И, ИЛИ, НЕ, можно сконструировать цифровое электронное устройство любой сложности. Электронная часть любого компьютера состоит из логических элементов.

Система простых логических функций, на основе которой можно получить любую логическую функцию, называется функционально полной.

Отсюда следует, что для построения логического устройства любой сложности достаточно иметь однотипные логические элементы, например, И-НЕ или ИЛИ-НЕ.

Логические элементы могут работать в режимах положительной и отрицательной логики. Для электронных логических элементов в режиме положительной логики логической единице соответствует высокий уровень напряжения, а логическому нулю — низкий уровень напряжения. В режиме отрицательной логики логической единице соответствует низкий уровень напряжения, а логическому нулю — высокий.

Для контактно-релейных схем в режиме положительной логики логической единице соответствует замкнутый контакт ключа или реле, а логическому нулю — разомкнутый. Светящийся индикатор (лампочка, светодиод) соответствует логической единице, а несветящийся — логическому нулю.

Логические элементы, реализующие для режима положительной логики операцию И, для режима отрицательной логики выполняют операцию ИЛИ, и наоборот. Так, например, микросхема, реализующая для положительной логики функции элемента 2И-НЕ, будет выполнять для отрицательной логики функции элемента 2ИЛИ-НЕ.

Как правило, паспортное обозначение логического элемента соответствует функции, реализуемой «положительной логикой». Логические элементы И, ИЛИ, НЕ имеют один выход, число входов логических элементов И, ИЛИ может быть любым начиная с двух. Логические элементы И и ИЛИ, выпускаемые в составе микросхем, обычно имеют 2, 3, 4, 8 входов. В названии элемента первая цифра указывает число входов.

Прежде всего, рассмотрим реализацию логических элементов с помощью контактно-релейных схем. Рассмотрим логический элемент 2И. Он выполняет операцию логического умножения. На рисунке 1.1,а приведена контактно-релейная схема логического элемента 2И для режима положительной логики.

Обозначение логического элемента 2И на принципиальных схемах показано на рисунке 1.1,б. Знак & (амперсант) в левом верхнем углу прямоугольника указывает, что это логический элемент И. Первые две буквы обозначения DD1.2 указывают на то, что это цифровая микросхема, цифра слева от точки указывает номер микросхемы на принципиальной схеме, а цифра справа от точки – номер логического элемента в составе данной микросхемы.

Функционирование логического элемента обычно задают таблицей истинности. Контактно-релейная схема логического элемента 2И (режим положительной логики) позволяет легко составить таблицу истинности этого элемента. Так как микросхема имеет для подачи входных сигналов два входа, то возможны 2²=4 различных комбинации входных сигналов. Необходимо проанализировать состояние лампочки при различных положениях тумблеров Sa1, Sa2, т.е. рассмотреть 4 различных комбинации состояний тумблеров (рис. 1.1,в).

Введение понятия активного логического уровня существенно облегчает анализ функционирования сложных цифровых устройств. Активным логическим уровнем на входе элемента (логический нуль, логическая единица) называется такой уровень, который однозначно задает состояние на выходе элемента независимо от логических уровней на остальных входах элемента. Активный логический уровень на одном из входов элемента определяет уровень на его выходе. Уровни, обратные активным, называются пассивными логическими уровнями.

Активным логическим уровнем для элементов И является логический нуль. Пусть, например, имеем логический элемент 8И. Необходимо проанализировать 2⁸=256 различных состояний для составления таблицы истинности этого элемента. Воспользуемся понятием активного логического уровня. Если хотя бы на одном из входов этого элемента будет активный логический уровень, то состояние на выходе элемента определено однозначно и нет необходимости анализировать состояния на остальных входах элемента.

Таким образом, таблицу истинности логического элемента 8И можно свести к двум строчкам: на выходе этого элемента будет логическая единица, если на всех входах будут сигналы логической единицы и на выходе будет логический нуль, если хотя бы на одном из входов элемента будет сигнал логического нуля.

Логический элемент 2ИЛИ выполняет логическую операцию логического сложения у=х1+х2. Контактно-релейная схема элемента приведена на рисунке 1.2,а, а его условное обозначение – на рисунке 1.2,б. Знание контактно-релейной схемы элемента позволяет составить таблицу истинности (рис.1.2,в). Лампочка будет гореть, если замкнуты контакты хотя бы одного тумблера, т.е. активным логическим уровнем для элементов ИЛИ является уровень логической единицы.

Логический элемент НЕ выполняет операцию отрицания, и для этого элемента проще составить сразу таблицу истинности, а не вычерчивать сначала контактно-релейную схему, а затем по ней составлять таблицу истинности. Для логических элементов И и ИЛИ проще сначала вычертить контактно-релейную схему, а уже потом составлять таблицу истинности.

Напомним алгоритм работы электромагнитного реле с нормально замкнутыми контактами: при отсутствии электрического тока через обмотку реле контакты реле замкнуты, а при протекании достаточного тока через обмотку реле контакты реле разомкнуты. Контактно релейная схема элемента НЕ приведена на рисунке 1.3а, а его условное обозначение – на рисунке 1.3б.

Проанализируем работу контактно-релейной схемы логического элемента НЕ (рис. 1.3а). Если контакты ключа Sa1 разомкнуты, то через обмотку К электромагнитного реле ток протекать не будет. Контакты К1.1 (цифра слева от точки указывает номер реле на принципиальной схеме, а цифра справа – номер контактной группы данного реле) будут замкнуты (электромагнитное реле с нормально замкнутыми контактами). Электрическая лампочка HL1 в этом случае будет гореть, что для режима положительной логики будет означать логическую единицу. При замкнутых контактах ключа Sa1 (на входе элемента логическая единица) через обмотку реле протекает ток, достаточный для размыкания контактов К1.1, поэтому лампочка перестает гореть (логический нуль). В результате анализа мы получили, что сигнал на выходе элемента противоположен сигналу на входе, т.е. если на входе элемента сигнал логической единицы, то на выходе элемента сигнал логического нуля и наоборот (рис. 1.3,в).

При анализе работы логических элементов следует помнить о режиме их работы (режим положительной или отрицательной логики). Логические элементы, реализующие для режима положительной логики операцию И, для

режима отрицательной логики выполняют операцию ИЛИ и наоборот. Решим следующую задачу.

Задача. Какую логическую операцию выполняет контактно-релейная схема, приведенная на рисунке 1.4.

Правильным ответом в этой задаче будет следующий. Указанная контактно-релейная схема выполняет операцию 3И для режима положительной логики и 3ИЛИ для режима отрицательной логики (решение обосновать самостоятельно).

В практической работе широко используются комбинации логических элементов и особенно элементы И-НЕ и ИЛИ-НЕ. Рассмотрим подробнее контактно-релейную схему элемента 2ИЛИ-НЕ, приведенную на рисунке 1.5,а. Условное обозначение элемента на принципиальных схемах показано на рисунке 1.5,б. Заполним таблицу истинности, приведенную на рисунке 1.5в. Если оба ключа разомкнуты (Х1=0, Х2=0), то лампочка HL1 горит, что соответствует логической единице на выходе элемента (Y=1). Замкнем контакты ключа Sa1 (Х1=1), оставляя ключ Sa2 разомкнутым (Х2=0). Лампочка HL1 в этом случае не горит (Y=0). Если замкнут хотя бы один ключ, то лампочка не горит. Следовательно, активным логическим уровнем на входе элемента ИЛИ-НЕ является уровень логической единицы.

Для двух аргументов логического элемента возможны 16 логических функций. В данном пособии рассматриваются логические функции: логическое И, логическое ИЛИ, логическое НЕ, логическое И-НЕ, логическое ИЛИ-НЕ, сумма по модулю 2.

В таблице 1.1 приведены условные обозначения элементов 2И, 2ИЛИ, НЕ, 2И-НЕ, 2ИЛИ-НЕ, исключающее ИЛИ (сумма по модулю 2), условные обозначения выполняемых этими элементами логических операций, таблицы их истинности и контактно-релейные схемы. При анализе контактно-релейной схемы элемента исключающее ИЛИ необходимо учитывать, что положения переключателей SA1 и SA2 в таблице 1.1 соответствуют логическим единицам (верхнее положение подвижного контакта переключателя соответствует логической единице), т.е. Х1=1 и Х2=1. Лампочка HL1 горит лишь в том случае, когда подвижный контакт одного из переключателей находится в верхнем положении, а подвижный контакт второго переключателя в нижнем положении. Из анализа работы данной контактно-релейной схемы получаем таблицу истинности элемента исключающее ИЛИ.

Рассмотрим решение следующей задачи: имея в распоряжении логические элементы 2И-НЕ, сконструировать устройство, реализующее операцию 3ИЛИ-НЕ для режима положительной логики. Эту задачу решим в два этапа. Сначала сконструируем устройство, выполняющее операцию 3И-НЕ для режима положительной логики (рис. 1.6,а), а потом на входах и выходе элемента 3И-НЕ установим логические элементы НЕ (рис. 1.6,б).

По мере развития вычислительной техники электронные логические элементы совершенствовались. Рассмотрим принципиальную схему логического элемента 2И (рис. 1.7,а), построенного на диодах и резисторах. Для простоты рассмотрения будем считать, что напряжение логического «0» на входе элемента равно 0 В, а напряжение логической «1» — 5 В. Внутреннее сопротивление вольтметра значительно больше сопротивления резистора R1.

Вспомним особенности вольтамперной характеристики полупроводникового кремниевого диода небольшой мощности. При обратном напряжении ток, протекающий через диод, составляет десятые доли микроампера. Напряжение на диоде при протекании через него в прямом направлении тока в десятки миллиампер, равно приблизительно 0,7-0,8 В. Определим примерно параметры логических уровней на выходах данного элемента, если на входе действуют логические уровни с указанными ранее параметрами. Если на оба входа поданы напряжения логических «1», то токи через диоды VD1 и VD2 не протекают, и напряжение на выходе элемента при условии, что сопротивление нагрузки значительно больше сопротивления резистора R1, будет примерно равно напряжению питания. Если хотя бы один из входов элемента соединить с минусовым проводом источника питания, то на выходе элемента в случае кремниевых диодов будет напряжение 0,7 — 0,8 В (зависит от сопротивления резистора R1 и напряжения источника питания).

Примечание: для рассмотренного логического элемента логическая «1» на входе будет, если вход никуда не подключен или подключен к плюсовому выводу источника питания.

На рисунке 1.7,б приведена схема простого и удобного в работе стенда для исследования диодно-резистивного логического элемента 2И. Светодиоды VD3 — VD5 являются индикаторами логических сигналов на входах и выходе логического элемента. Вольтметр V позволяет определить напряжения логической единицы и логического нуля. Для диодно-резистивного логического элемента 2И напряжение логического нуля на выходе примерно 0,7-0,8 В, а напряжение логической единицы чуть меньше напряжения на зажимах источника питания (определяется соотношением сопротивлений резистора R1 и нагрузки).

На рисунках 1.8,а и 1.8,б приведены схемы для исследования диодно-резистивного логического элемента 2ИЛИ. Для этого элемента напряжение логического нуля на выходе равно 0 В, а напряжение логической единицы равно напряжению питания минус 0,7-0,8 В.

Следующим этапом совершенствования элементной базы цифровой техники было создание логических элементов диодно-транзисторной логики.

Рассмотрим принципиальную схему логического элемента 2И-НЕ диодно-транзисторной логики (рис. 1.9,а).

Для понимания принципа работы логического элемента 2И-НЕ диодно-транзисторной логики необходимо знать, какой вид имеет зависимость тока коллектора транзистора от напряжения база-эмиттер при постоянном напряжении эмиттер- коллектор. Эта характеристика имеет примерно такой же вид, как и прямая ветвь вольтамперной характеристики полупроводникового диода. Для кремниевых транзисторов при напряжении база-эмиттер (в прямом направлении) менее 0,5 В ток в цепи коллектор-эмиттер практически равен нулю при любых допустимых напряжениях коллектор-эмиттер (транзистор закрыт, сопротивление между коллектором и эмиттером закрытого транзистора VТ1 может достигать единиц МОм). При незначительном увеличении напряжения база-эмиттер (в прямом направлении) более 0,5 В ток коллектора значительно увеличивается, говорят, что транзистор открывается.

Диоды VD1, VD2 и резистор R1 (рис. 1.9,а) образуют логический элемент 2И. Роль инвертора выполняет транзистор VT1. Если транзистор закрыт, то ток в цепи: плюс источника питания, резистор R2, коллектор-эмиттер транзистора VT1, минус источника питания не протекает и напряжение между эмиттером и коллектором транзистора будет равно напряжению на зажимах источника питания. Диоды VД3, VД4 необходимы для надежного закрытия транзистора VТ1, когда хотя бы на одном из входов элемента было напряжение логического нуля.

Если на обоих входах Х1, Х2 присутствуют сигналы логических единиц, транзистор VT1 открывается током базы, протекающим по цепи: плюс источника питания, резистор R1, диоды VD3, VD4, переход база-эмиттер транзистора VT1, минус источника. На выходе элемента будет напряжение 0,1-0,2 В, что соответствует логическому нулю.

На рисунке 1.9,б приведен вариант логического элемента 2И-НЕ на транзисторах. Инвертор на транзисторе VT1 не обеспечивает большую нагрузочную способность, поэтому в качестве инверторов применяют более сложные схемы. Сложный инвертор в микросхемах транзисторно-транзисторной логики будет рассмотрен чуть позже. Сейчас остановимся на принципе работы инверторов, схемы которых приведены на рисунке 1.10.

Рассмотрим делитель напряжения (делитель напряжения источника питания) образованного резистором R3 и цепью коллектор-эмиттер транзистора VТ1 (рис.1.10,а). Если на входе элемента логическая единица (подвижный контакт переключателя SA1 в верхнем положении), то транзистор VT1 открыт и в его коллекторной цепи протекает ток. Напряжение между коллектором и эмиттером транзистора составляет десятые доли вольта (не более 0,4 В). При логическом нуле на входе элемента транзистор закрыт и напряжение на выходе элемента равно напряжению питания, что соответствует логической единице.

На рисунках 1.10,б и 1.10,в приведены схемы инверторов с использованием полевых транзисторов. Напомним устройство и принцип действия полевых транзисторов. Существуют следующие виды полевых транзисторов: полевые транзисторы с управляющим p-n переходом, полевые транзисторы с изолированным затвором со встроенным каналом, полевые транзисторы с изолированным затвором с индуцированным каналом.

Полевые транзисторы называются также униполярными, одноканальными. Полевой транзистор в отличие от биполярного имеет большое входное сопротивление по цепи управления. Ток в выходной цепи полевого транзистора управляется напряжением, в то время как в биполярном транзисторе ток в выходной цепи транзистора управляется током во входной цепи транзистора. Таким образом, мощность управления в полевом транзисторе значительно меньше, чем в биполярном.

Полевой транзистор имеет 3 вывода: исток, сток, затвор. Исток – это вывод полевого транзистора, от которого основные носители заряда идут в канал. Сток – это вывод полевого транзистора, к которому идут основные носители заряда из канала. Затвор — это вывод полевого транзистора, на который подается управляющее напряжение относительно истока или относительно стока.

Наибольшее распространение имеют схемы включения транзистора с общим истоком, когда управляющее напряжение подается на затвор относительно истока.

В вычислительной технике в качестве электронных ключей широко используются полевые транзисторы с изолированным затвором с индуцированным каналом. Рассмотрим устройство и принцип действия полевого транзистора с изолированным затвором с индуцированным каналом n-типа (рис. 1.11). В полупроводнике p-типа сделаны два кармана с проводимостью n-типа. Знак n⁺ указывает на большую концентрацию электронов, что делается для уменьшения сопротивлений выводов стока и истока. Металлический затвор изолирован от кристалла полупроводника.

При напряжении затвор-исток, равном нулю, в цепи сток-исток ток не протекает при любых допустимых напряжениях сток-исток, так как образуются два p-n перехода, причем верхний подключен в обратном направлении.

Подадим на затвор относительно истока положительный потенциал. В полупроводниках p-типа имеются неосновные носители заряда (электроны). Рассмотрим движение электронов и дырок в слое полупроводника p-типа, прилежащем к затвору. Для упрощения рассмотрения соединим область p-типа с выводом истока. Под действием электрического поля, обусловленного наличием напряжения затвор – исток, дырки будут двигаться вправо, а электроны влево, т.е. в полупроводнике в приграничной к затвору области концентрация дырок уменьшается, а концентрация электронов увеличивается. При определенном напряжении затвор-исток в указанной области концентрация электронов станет больше концентрации дырок, наступит инверсия проводимости, т.е. в приграничной к затвору области появится слой полупроводника n-типа. В этом случае в цепи сток-исток протекает ток, т.к. между выводами стока и истока появился канал n-типа. Этот канал называется индуцированным (наведенным).

Для понимания принципа работы логических элементов на полевых транзисторах необходимо знать, что собой представляет стоко-затворная характеристика полевого транзистора. Стоко-затворная характеристика полевого транзистора в схеме включения с общим истоком (исток является общим для входной и выходной цепи) — это зависимость тока стока от напряжения затвор-исток при постоянном напряжении сток-исток. Эта характеристика полевого транзистора с изолированным затвором с индуцированным каналом n-типа приведена на рисунке 1.12. Особенности стоко-затворных характеристик полевых транзисторов с изолированным затвором с индуцированным каналом позволяют использовать эти транзисторы в качестве электронных ключей. Сравним основные характеристики электронного ключа на полевом транзисторе с характеристиками механического ключа. Сопротивление разомкнутого механического ключа можно считать бесконечно большим (пока не наступит электрический пробой), сопротивление ключа на полевом транзисторе порядка 10 МОм. Когда контакты механического ключа замкнуты сопротивление между контактами составляет сотые доли ома, для такого же состояния полевого транзистора сопротивление между стоком и истоком сотни Ом.

Если на входе инвертора, схема которого приведена на рисунке 1.10,б, напряжение логической единицы, то сопротивление между выводами сток и исток транзистора мало. Сопротивление резистора R1 выбирают значительно больше сопротивления между стоком и истоком открытого полевого транзистора и, следовательно, напряжение на выходе элемента будет близко к нулю вольт. При логическом нуле на входе логического элемента НЕ полевой транзистор будет закрыт, и на выходе элемента будет напряжение, примерно равное напряжению источника питания. Это обусловлено тем, что сопротивление резистора R1 выбирают во много раз меньше сопротивления между стоком и истоком закрытого транзистора.

Рассмотрим принцип работы инвертора (логического элемента НЕ) КМОП (комплиментарный, металл, окисел, полупроводник) структуры (рис. 1.10,в). Комплиментарный означает дополняющий друг друга по типу проводимости. Микросхемы КМОП имеют транзисторы как с каналом p-типа, так и с каналом n-типа. Учтем, что сопротивление между выводами сток-исток открытого транзистора — 200-300 Ом, а сопротивление между выводами сток-исток закрытого транзистора более 10 МОм.

Выберем напряжение питания 9 В. Пусть на вход Х подано напряжение логического «0», тогда транзистор VТ2 будет закрыт, а транзистор VТ1 открыт, так как потенциал затвора транзистора VТ1 относительно истока этого же транзистора равен минус 9В. На выходе элемента логическая единица.

Подадим на вход Х напряжение, соответствующее логической единице. Для рассмотренного случая это + 9 В относительно общего провода. В этом случае транзистор VТ2 будет открыт, а транзистор VТ1 – закрыт и на выходе элемента будет напряжение логического нуля.

Рассмотрим основные параметры, которыми характеризуются цифровые микросхемы.

Помехоустойчивость U_{п, макс} – наибольшее значение напряжения помехи на входе микросхемы, при котором еще не происходит изменения уровней ее выходного напряжения.

Напряжение логической единицы U¹ – значение высокого уровня напряжения для «положительной» логики и значение низкого уровня напряжения для «отрицательной» логики.

Напряжение логического нуля U⁰ – значение низкого уровня напряжения для «положительной» логики и значение высокого уровня напряжения для «отрицательной» логики.

Пороговое напряжение логической единицы U¹_пор – наименьшее значение высокого уровня напряжения для «положительной» логики или наибольшее значение низкого уровня напряжения для «отрицательной» логики на входе микросхемы, при котором она переходит из одного устойчивого состояния в другое.

Пороговое напряжение логического нуля U⁰_пор – наибольшее значение низкого уровня напряжения для «положительной» логики или наименьшее значение высокого уровня напряжения для «отрицательной» логики на входе микросхемы, при котором она переходит из одного устойчивого состояния в другое.

Входной ток логической единицы I¹_вх– измеряется при заданном значении напряжения логической единицы.

Входной ток логического нуля I⁰_вх– измеряется при заданном значении напряжения логического нуля.

Выходной ток логической единицы I¹_вых– измеряется при заданном значении напряжения логической единицы.

Выходной ток логического нуля I⁰_вых– измеряется при заданном значении напряжения логического нуля.

Ток потребления в состоянии логической единицы I¹_пот– значение тока, потребляемого микросхемой от источников питания при логических единицах на выходах всех элементов.

Ток потребления в состоянии логического нуля I⁰_пот – значение тока, потребляемого микросхемой от источников питания при логических нулях на выходах всех элементов.

Средний ток потребления I_{пот. ср}_. – значение тока, равное полусумме токов, потребляемых цифровой микросхемой от источников питания в двух устойчивых различных состояниях.

Потребляемая мощность в состоянии логической единицы Р¹_пот– значение мощности, потребляемой микросхемой от источника питания при логических единицах на выходах всех элементов.

Потребляемая мощность в состоянии логического нуля Р⁰_пот– значение мощности, потребляемой микросхемой от источника питания при логических нулях на выходах всех элементов.

Средняя потребляемая мощность Р_{пот. ср.}_{– полусумма мощностей, потребляемых микросхемой от источников питания в
двух устойчивых различных состояниях.}

Время перехода интегральной микросхемы из состояния логической единицы в состояние логического нуля t^1,0 – интервал времени, в течение которого напряжение на выходе микросхемы переходит от напряжения логической единицы к напряжению логического нуля, измеренный на уровнях напряжения 0,1 и 0,9 от амплитуды импульса.

Время перехода интегральной микросхемы из состояния логического нуля в состояние логической единицы t^0,1 – интервал времени, в течение которого напряжение на выходе микросхемы переходит от напряжения логического нуля к напряжению логической единицы, измеренный на уровнях напряжения 0,1 и 0,9 от амплитуды импульса.

Время задержки распространения сигнала при включении t^1,0_{зд, р} – интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от напряжения логической единицы к напряжению логического нуля, измеренный на уровне 0,5 амплитуды.

Время задержки распространения сигнала при выключении t^0,1_{зд, р} – интервал времени между входным и выходным импульсами при переходе напряжения на выходе микросхемы от логического нуля к логической единицы, измеренный на уровне 0,5 амплитуды.

Среднее время задержки распространения сигнала t_{зд, р.с.}_{– интервал
времени, равный полусумме времени задержки распространения сигнала при
включении и выключении цифровой микросхемы.}

Коэффициент объединения по входу К_об – число входов микросхемы, по которым реализуется логическая функция.

Коэффициент разветвления по выходу К_раз – число единичных нагрузок, которые можно одновременно подключить к выходу микросхемы (единичной нагрузкой является один вход основного логического элемента данной серии интегральных микросхем).

Коэффициент объединения по выходу К_об.вых – число соединяемых между собой выходов интегральной микросхемы, при котором обеспечивается реализация соответствующей логической операции.

Сопротивление нагрузки R_н – значение активного сопротивления нагрузки, подключаемой к выходу интегральной микросхемы, при котором обеспечивается заданное значение выходного напряжения (выходного тока) или заданное усиление.

Емкость нагрузки С_н – максимальное значение емкости, подключенной к выходу интегральной микросхемы, при котором обеспечиваются заданные частотные и иные параметры.

Синхронизация работы отдельных узлов ЭВМ и других устройств цифровой техники осуществляется периодическими последовательностями прямоугольных импульсов напряжения. Импульсом напряжения называют отклонение напряжения от первоначального значения в течение короткого промежутка времени. Последовательность импульсов, мгновенные значения которых повторяются через равные промежутки времени, называют периодической последовательностью импульсов. Участок импульса, на котором происходит изменение напряжения от начального уровня до конечного, называют фронтом импульса, а участок, на котором напряжение возвращается к исходному уровню, называется срезом импульса. Длительностью фронта импульса считают время нарастания напряжения от 0,1 U_м до 0,9 U_м, а длительностью среза – время изменения напряжения от 0,9 U_м до 0,1 U_м, где U_м – амплитуда импульса. Когда говорят о длительности импульса, то необходимо указывать, на каком уровне от амплитуды импульса проводились измерения: на уровне 0,1 U_м или 0,5 U_м. Частота следования импульсов – это число импульсов в одну секунду. Период следования импульсов – это минимальное время, через которое повторяются мгновенные значения напряжения. Интервал времени между окончанием одного импульса и началом следующего называется паузой. Величину, равную отношению периода следования импульсов к длительности импульса, называют скважностью импульсов. Периодическая последовательность прямоугольных импульсов при скважности 2 называется меандром. Прямоугольный импульс напряжения иногда рассматривают как совокупность двух перепадов напряжения. Перепады напряжения – это быстрые изменения напряжения между двумя уровнями. Перепад называют положительным, если напряжение изменяется от низкого уровня к высокому, и отрицательным, если напряжение изменяется от высокого уровня к низкому. Перепад напряжения, у которого длительность равна нулю, называется скачком напряжения.

На рисунке 1.13 показано, как определяется длительность фронта входного импульса t_ф, время перехода интегральной микросхемы из состояния логической единицы в состояние логического нуля t^1,0, время перехода интегральной микросхемы из состояния логического нуля в состояние логической единицы t^0,1, время задержки распространения при включении t^1,0_{зд, р}, время задержки распространения при выключении t^0,1_{зд, р} .

НОУ ИНТУИТ | Лекция | Простейшие логические элементы

Аннотация: В лекции рассматриваются принципы работы, характеристики и типовые схемы включения простейших логических элементов — инверторов, буферов, элементов И и ИЛИ, а также приводятся схемотехнические решения, позволяющие реализовать на их основе часто встречающиеся функции.

Изучение базовых элементов цифровой электроники мы начнем с наиболее простых, а затем будем рассматривать все более сложные. Примеры применения каждого следующего элемента будут опираться на все элементы, рассмотренные ранее. Таким образом, будут постепенно даны главные принципы построения довольно сложных цифровых устройств.

Логические элементы (или, как их еще называют, вентили, «gates») — это наиболее простые цифровые микросхемы. Именно в этой простоте и состоит их отличие от других микросхем. Как правило, в одном корпусе микросхемы может располагаться от одного до шести одинаковых логических элементов. Иногда в одном корпусе могут располагаться и разные логические элементы.

Обычно каждый логический элемент имеет несколько входов (от одного до двенадцати) и один выход. При этом связь между выходным сигналом и входными сигналами (таблица истинности) предельно проста. Каждой комбинации входных сигналов элемента соответствует уровень нуля или единицы на его выходе. Никакой внутренней памяти у логических элементов нет, поэтому они относятся к группе так называемых комбинационных микросхем. Но в отличие от более сложных комбинационных микросхем, рассматриваемых в следующей лекции, логические элементы имеют входы, которые не могут быть разделены на группы, различающиеся по выполняемым ими функциям.

Главные достоинства логических элементов, по сравнению с другими цифровыми микросхемами, — это их высокое быстродействие (малые времена задержек), а также малая потребляемая мощность (малый ток потребления). Поэтому в тех случаях, когда требуемую функцию можно реализовать исключительно на логических элементах, всегда имеет смысл проанализировать этот вариант. Недостаток же их состоит в том, что на их основе довольно трудно реализовать сколько-нибудь сложные функции. Поэтому чаще всего логические элементы используются только в качестве дополнения к более сложным, к более «умным» микросхемам. И любой разработчик обычно стремится использовать их как можно меньше и как можно реже. Существует даже мнение, что мастерство разработчика обратно пропорционально количеству используемых им логических элементов. Однако это верно далеко не всегда.

Инверторы

Самый простой логический элемент — это инвертор (логический элемент НЕ, «inverter»), уже упоминавшийся в «Базовые понятия цифровой электроники» . Инвертор выполняет простейшую логическую функцию — инвертирование, то есть изменение уровня входного сигнала на противоположный. Он имеет всего один вход и один выход. Выход инвертора может быть типа 2С или типа ОК. На рис. 3.1 показаны условные обозначения инвертора, принятые у нас и за рубежом, а в табл. 3.1 представлена таблица истинности инвертора.

Рис. 3.1. Условные обозначения инверторов: зарубежные (слева) и отечественные (справа)

В одном корпусе микросхемы обычно бывает шесть инверторов. Отечественное обозначение микросхем инверторов — «ЛН». Примеры: КР1533ЛН1 (SN74ALS04) — шесть инверторов с выходом 2С, КР1533ЛН2 (SN74ALS05) — шесть инверторов с выходом ОК. Существуют также инверторы с выходом ОК и с повышенным выходным током (ЛН4), а также с повышенным выходным напряжением (ЛН3, ЛН5). Для инверторов с выходом ОК необходимо включение выходного нагрузочного резистора pull-up. Его минимальную величину можно рассчитать очень просто: R < U/I_OL, где U — напряжение питания, к которому подключается резистор. Обычно величина резистора выбирается порядка сотен Ом — единиц кОм.

Таблица 3.1. Таблица истинности инвертора
Вход	Выход
0	1
1	0

Две основные области применения инверторов — это изменение полярности сигнала и изменение полярности фронта сигнала (рис. 3.2). То есть из положительного входного сигнала инвертор делает отрицательный выходной сигнал и наоборот, а из положительного фронта входного сигнала — отрицательный фронт выходного сигнала и наоборот. Еще одно важное применение инвертора — буферирование сигнала (с инверсией), то есть увеличение нагрузочной способности сигнала. Это бывает нужно в том случае, когда какой-то сигнал надо подать на много входов, а выходной ток источника сигнала недостаточен.

Рис. 3.2. Инверсия полярности сигнала и инверсия полярности фронта сигнала

учебно-метод. пособие по дисциплине «Проектирование устройств цифровой обработки информации» для студентов специальностей I-39 02 01 «Моделирование и компьютер. проектирование РЭС», I-39 02 02 «Проектирование и пр-во РЭС» днев. и заоч. форм обучения

Репозиторий БГУИР: Основы булевой алгебры и логические элементы цифровых устройств : учебно-метод. пособие по дисциплине «Проектирование устройств цифровой обработки информации» для студентов специальностей I-39 02 01 «Моделирование и компьютер. проектирование РЭС», I-39 02 02 «Проектирование и пр-во РЭС» днев. и заоч. форм обучения Skip navigation

Please use this identifier to cite or link to this item: https://libeldoc.bsuir.by/handle/123456789/25670

Title:	Основы булевой алгебры и логические элементы цифровых устройств : учебно-метод. пособие по дисциплине «Проектирование устройств цифровой обработки информации» для студентов специальностей I-39 02 01 «Моделирование и компьютер. проектирование РЭС», I-39 02 02 «Проектирование и пр-во РЭС» днев. и заоч. форм обучения
Authors:	Лычук, П. П.
Keywords:	булевая алгебра логические элементы учебно-методические пособия цифровые устройства
Issue Date:	2007
Publisher:	БГУИР
Citation:	Лычук, П. П. Основы булевой алгебры и логические элементы цифровых устройств : учебно-метод. пособие по дисциплине «Проектирование устройств цифровой обработки информации» для студентов специальностей I-39 02 01 «Моделирование и компьютер. проектирование РЭС», I-39 02 02 «Проектирование и пр-во РЭС» днев. и заоч. форм обучения / П. П. Лычук. – Минск : БГУИР, 2007. – 66 с.
Abstract:	Рассмотрены основы алгебры логики, основные аксиомы и тождества, формы представления булевых функций и методы их минимизации. Приводится система параметров логических элементов, рассмотрены интегральные элементы одноступенчатой и двухступенчатой логики на биполярных и полевых транзисторах и особенности логических элементов, реализуемых в составе БИС.
URI:	https://libeldoc.bsuir.by/handle/123456789/25670
Appears in Collections:	Кафедра инженерной и компьютерной графики

Логические элементы

В данной статье расскажем что такое логические элементы, рассмотрим самые простые логические элементы.

Любое цифровое устройство — персональный компьютер, или современная система автоматики состоит из цифровых интегральных микросхем (ИМС), которые выполняют определённые сложные функции. Но для выполнения одной сложной функции необходимо выполнить несколько простейших функций. Например, сложение двух двоичных чисел размером в один байт происходит внутри цифровой микросхемы называемой «процессор» и выполняется в несколько этапов большим количеством логических элементов находящихся внутри процессора. Двоичные числа сначала запоминаются в буферной памяти процессора, потом переписываются в специальные «главные» регистры процессора, после выполняется их сложение, запоминание результата в другом регистре, и лишь после результат сложения выводится через буферную память из процессора на другие устройства компьютера.

Процессор состоит из функциональных узлов: интерфейсов ввода-вывода, ячеек памяти – буферных регистров и «аккумуляторов», сумматоров, регистров сдвига и т.д. Эти функциональные узлы состоят из простейших логических элементов, которые, в свою очередь состоят из полупроводниковых транзисторов, диодов и резисторов. При конструировании простых триггерных и других электронных импульсных схем, сложные процессоры не применить, а использовать транзисторные каскады – «прошлый век». Тут и приходят на помощь – логические элементы.

Логические элементы, это простейшие «кубики», составные части цифровой микросхемы, выполняющие определённые логические функции. При этом, цифровая микросхема может содержать в себе от одного, до нескольких единиц, десятков, …и до нескольких сотен тысяч логических элементов в зависимости от степени интеграции. Для того, чтобы разобраться, что такое логические элементы, мы будем рассматривать самые простейшие из них. А потом, наращивая знания, разберёмся и с более сложными цифровыми элементами.

Начнём с того, что единица цифровой информации это «один бит». Он может принимать два логических состояния – логический ноль «0», когда напряжение равно нулю (низкий уровень), и состояние логической единицы «1», когда напряжение равно напряжению питания микросхемы (высокий уровень).

Поскольку простейший логический элемент это электронное устройство, то это означает, что у него есть входы (входные выводы) и выходы (выходные выводы). И входов и выходов может быть один, а может быть и больше.

Для того, чтобы понять принципы работы простейших логических элементов используется «таблица истинности». Кроме того, для понимания принципов работы логических элементов, входы, в зависимости от их количества обозначают: Х1, Х2, … ХN, а выходы: Y1, Y2, … YN.

Функции, выполняемые простейшими логическими элементами, имеют названия. Как правило, впереди функции ставится цифра, обозначающая количество входов. Простейшие логические элементы всегда имеют лишь один выход.

Рассмотрим простейшие логические элементы

— «НЕ» (NOT) – функция отрицания (инверсии сигнала). Потому его чаще называют — «инвертор». Графически, инверсия обозначается пустым кружочком вокруг вывода элемента (микросхемы). Обычно кружок инверсии ставится у выхода, но в более сложных логических элементах, он может стоять и на входе. Графическое обозначение элемента «НЕ» и его таблица истинности представлены на рисунке слева.

У элемента «НЕ» всегда один вход и один выход. По таблице истинности следует, что при наличии на входе элемента логического нуля, на выходе будет логическая единица. И наоборот, при наличии на входе логической единицы, на выходе будет логический ноль. Цифра «1» внутри прямоугольника обозначает функцию «ИЛИ», её принято рисовать и внутри прямоугольника элемента «НЕ», но это ровным счётом ничего абсолютно не значит.

Обозначение D1.1 означает, что D — цифровой логический элемент, 1 (первая) — номер микросхемы в общей схеме, 1 (вторая) — номер элемента в микросхеме. Точно также расшифровываются и другие логические элементы.

Часто, чтобы отличить цифровые микросхемы от аналоговых микросхем, применяют обозначения из двух букв: DD – цифровая микросхема, DA – аналоговая микросхема. В последующем, мы не будем заострять внимание на это обозначение, а вернёмся лишь тогда, когда это будет необходимым.

Самой распространённой микросхемой «транзисторно-транзисторной логики» (ТТЛ), выполняющей функцию «НЕ», является интегральная микросхема (ИМС) К155ЛН1, внутри которой имеется шесть элементов «НЕ». Нумерация выводов этой микросхемы показана справа.

— «И» (AND) – функция сложения (если на всех входах единица, то на выходе будет единица, в противном случае, если хотя бы на одном входе ноль, то и на выходе всегда будет ноль). В алгебре-логике элемент «И» называют «конъюнктор». Графическое обозначение элемента «2И» и его таблица истинности представлены слева.

Название элемента «2И» обозначает, что у него два входа, и он выполняет функцию «И». На схеме внутри прямоугольника микросхемы рисуется значок «&», что на английском языке означает «AND» (в переводе на русский — И).

По таблице истинности следует, что на выходе элемента «И» будет логическая единица только в одном случае — когда на обоих входах будет логическая единица. Если хотя бы на одном входе ноль, то и на выходе будет ноль.

Самой распространённой микросхемой «транзисторно-транзисторной логики» (ТТЛ), выполняющей функцию «2И», является интегральная микросхема (ИМС) К155ЛИ1, внутри которой имеется четыре элемента «2И». Нумерация выводов этой микросхемы показана справа.

Для того, чтобы вам было понятнее что такое «2И», «3И», «4И», и т.д., приведу графическое обозначение и таблицу истинности элемента «3И».

По таблице истинности следует, что на выходе элемента «3И» будет логическая единица только в том случае — когда на всех трёх входах будет логическая единица. Если хотя бы на одном входе будет логический ноль, то и на выходе элемента также будет логический ноль. Самой распространённой микросхемой ТТЛ, выполняющей функцию «3И», является микросхема К555ЛИ3, внутри которой имеется три элемента «3И».

— «И-НЕ» (NAND) – функция сложения с отрицанием (если на всех входах единица, то на выходе будет ноль, в противном случае на выходе всегда будет единица). Графическое обозначение элемента «2И-НЕ» и его таблица истинности приведены слева.

По таблице истинности следует, что на выходе элемента «2И-НЕ» будет логический ноль только в том случае, если на обоих входах будет логическая единица. Если хотя бы на одном входе ноль, то на выходе будет единица.

Самой распространённой микросхемой ТТЛ, выполняющей функцию «2И-НЕ», является ИМС К155ЛА3, а микросхемами КМОП (комплементарный металлооксидный полупроводник) – ИМС К561ЛА7 и К176ЛА7, внутри которых имеется четыре элемента «2И-НЕ». Нумерация выводов этих микросхем показана справа.

Сравнив таблицы истинности элемента «2И-НЕ» и элемента «2И» можно догадаться об эквивалентности схем:

Добавив к элементу «2И» элемент «НЕ» мы получили элемент «2И-НЕ». Так можно собрать схему, если нам необходим элемент «2И-НЕ», а у нас в распоряжении имеются только элементы «2И» и «НЕ».

И наоборот:

Добавив к элементу «2И-НЕ» элемент «НЕ» мы получили элемент «2И». Так можно собрать схему, если нам необходим элемент «2И», а у нас в распоряжении имеются только элементы «2И-НЕ» и «НЕ».

Аналогичным образом, путём соединения входов элемента «2И-НЕ» мы можем получить элемент «НЕ»:

Обратите внимание, что было введено новое в обозначении элементов – дефис, разделяющий правую и левую часть в названии «2И-НЕ». Этот дефис непременный атрибут при инверсии на выходе (функции «НЕ»).

— «ИЛИ» (OR) – функция выбора (если хотя бы на одном из входов – единица, то на выходе – единица, в противном случае на выходе всегда будет ноль). В алгебре-логике, элемент «ИЛИ» называют «дизъюнктор». Графическое обозначение элемента «2ИЛИ» и его таблица истинности приведены слева.

Самой распространённой микросхемой ТТЛ, выполняющей функцию «2ИЛИ», является ИМС К155ЛЛ1, внутри которой имеется четыре элемента «2ИЛИ». Нумерация выводов этой микросхемы показана справа.

Предположим, что нам в схеме необходим элемент, выполняющий функцию «2ИЛИ», но у нас есть в распоряжении только элементы «НЕ» и «2И-НЕ», тогда можно собрать схему, которая будет выполнять функцию «2ИЛИ»:

— «ИЛИ-НЕ» (NOR) – функция выбора (если хотя бы на одном из входов – единица, то на выходе – ноль, в противном случае на выходе всегда будет единица). Как вы поняли, элемент «ИЛИ-НЕ» выполняет функцию «ИЛИ», а потом инвертирует его функцией «НЕ».

Графическое обозначение элемента «2ИЛИ-НЕ» и его таблица истинности приведена слева.

Самой распространённой микросхемой ТТЛ, выполняющей функцию «2ИЛИ-НЕ», является ИМС К155ЛЕ1, а микросхемами КМОП – К561ЛЕ5 и К176ЛЕ5, внутри которых имеется четыре элемента «2ИЛИ-НЕ». Нумерация выводов этих микросхем показана справа.

Предположим, что нам в схеме необходим элемент, выполняющий функцию «2ИЛИ-НЕ», но у нас есть в распоряжении только элементы «НЕ» и «2И-НЕ», тогда можно собрать следующую схему, которая будет выполнять функцию «2ИЛИ-НЕ»:

По аналогии с элементом «2И-НЕ», путём соединения входов элемента «2ИЛИ-НЕ» мы можем получить элемент «НЕ»:

— «Исключающее ИЛИ» (XOR) — функция неравенства двух входов (если на обоих входах элемента одинаковые сигналы, то на выходе – ноль, в противном случае на выходе всегда будет единица). Операция, которую он выполняет, часто называют «сложение по модулю 2».

Графическое обозначение элемента «Исключающее ИЛИ» и его таблица истинности приведены слева.

Самой распространённой микросхемой ТТЛ, выполняющей функцию «Исключающее ИЛИ», является ИМС К155ЛП5, а микросхемами КМОП – К561ЛП2 и К176ЛП2, внутри которых имеется четыре элемента «Исключающее ИЛИ». Нумерация выводов этих микросхем показана справа.

Предположим, что нам в схеме необходим элемент, выполняющий функцию «Исключающее ИЛИ», но у нас есть в распоряжении только элементы «2И-НЕ», тогда можно собрать следующую схему, которая будет выполнять функцию «Исключающее ИЛИ»:

В цифровой схемотехнике процессоров главная функция — «Суммирование двоичных чисел», поэтому сложный логический элемент – «Сумматор» является неотъемлемой частью арифметико-логического устройства любого, без исключения процессора. Составной частью сумматора является набор логических элементов, выполняющих функцию «Исключающее ИЛИ с переносом остатка». Что это такое? В соответствии с наукой «Информатика», результатом сложения двух двоичных чисел, две единицы одного разряда дают ноль, при этом формируется «единица переноса» в следующий старший разряд, который участвует в операции суммирования в старшем разряде. Для этого в схему добавляется ещё один вывод «переноса» — «Р».

Графическое обозначение элемента «Исключающее ИЛИ с переносом» и его таблица истинности представлена слева.

Такая функция сложения одноразрядных чисел в простых устройствах обычно не используется, и как правило, интегрирована в состав одной микросхемы – сумматора, с минимальным количеством разрядов – четыре, для сложения четырехбитных чисел. По причине слабого спроса, промышленность таких логических элементов не выпускает. Поэтому, в случае необходимости, функцию «Исключающее ИЛИ с переносом» можно собрать по следующей схеме из элементов «2И-НЕ» и «2ИЛИ-НЕ», которая активно применяется как внутри простых сумматоров, так и во всех сложных процессорах (в том числе Pentium, Intel-Core, AMD и других, которые появятся в будущем):

Вышеперечисленные логические элементы выполняют статические функции, а на основе них строятся более сложные статические и динамические элементы (устройства): триггеры, регистры, счётчики, шифраторы, дешифраторы, сумматоры, мультиплексоры.

Логические ворота

Изучив этот раздел, вы сможете:
Опишите действие логических вентилей.
• AND, OR, NAND, NOR, NOT, XOR и XNOR.
• Использование логических выражений.
• Использование таблиц истинности.
Разберитесь в использовании универсальных ворот.
• NAND.
• NOR.
Распознает общие ИС 74 серии, содержащие стандартные логические вентили.

Логические ворота

Семь основных логических вентилей

Рис. 2.1.1 Символы затворов ANSI и IEC

Цифровая электроника полагается на действия всего семи типов логических вентилей, называемых И, ИЛИ, И-НЕ (Не И), ИЛИ (Не ИЛИ), XOR (Исключающее ИЛИ), XNOR (Исключающее ИЛИ) и НЕ.

Рис. 2.1.1 иллюстрирует выбор основных логических вентилей, которые доступны от ряда производителей в стандартных семействах интегральных схем. Каждое семейство логики спроектировано таким образом, чтобы вентили и другие логические ИС в этом семействе (и других связанных семействах) можно было легко комбинировать и встраивать в более крупные логические схемы для выполнения сложных функций с минимумом дополнительных компонентов.

В двоичной логике разрешены только два состояния: 1 и 0 или «включено и выключено».слово НЕ в мире двоичной логики означает «противоположность». Если что-то не 1, это должно быть 0, если оно не включено, оно должно быть выключено. Таким образом, И-НЕ (не И) просто означает, что вентиль И-НЕ выполняет функцию, противоположную вентилю И.

Логический вентиль — это небольшая транзисторная схема, в основном тип усилителя, который реализован в различных формах внутри интегральной схемы. Каждый тип ворот имеет один или несколько (чаще всего два) входа и один выход.

Принцип работы заключается в том, что схема работает всего на двух уровнях напряжения, называемых логическим 0 и логической 1.Эти значения представлены двумя разными уровнями напряжения. В 5-вольтовой логике 1 идеально представлена 5 В, а 0 — 0 В, а в 3,3 В логическая 1 идеально представлена 3,3 В, а логический 0 — 0 В. Когда любой из этих уровней напряжения подается на входы, выход затвора реагирует, принимая уровень 1 или 0, в зависимости от конкретной логики затвора. Логические правила для каждого типа ворот можно описать по-разному; письменным описанием действия, таблицей истинности или оператором булевой алгебры.

Логические выражения

Рис. 2.1.2 Логические символы для ворот

Действия любого из этих вентилей также можно описать с помощью логических операторов. В них используются буквы из начала алфавита, такие как A, B, C и т. Д., Для обозначения входов и буквы из второй половины алфавита, очень часто X или Y (а иногда Q или P), для обозначения выходных данных. Буквы сами по себе не имеют никакого значения, кроме обозначения различных точек в цепи. Затем буквы соединяются логическим символом, указывающим логическое действие ворот.

Символ • обозначает И, хотя во многих случаях символ • может быть опущен. (A • B может также записываться как AB или A.B)

+ обозначает ИЛИ

⊕ означает XOR (Исключающее ИЛИ)

Хотя символы • и + такие же, как и символы, используемые в нормальной алгебре для обозначения произведения (умножения) и суммы (сложения) соответственно, в двоичной логике символ + не совсем соответствует сумме. В цифровой логике 1 + (ИЛИ) 1 = 1, но двоичная сумма 1 + 1 = 10 ₂, поэтому в цифровой логике + всегда следует рассматривать как ИЛИ.

Три дополнительных типа логических вентилей дают выход, который является инвертированной версией трех основных функций вентилей, перечисленных выше, и они обозначены полосой, нарисованной над оператором с использованием символов И, ИЛИ или ИСКЛЮЧАЮЩЕЕ ИЛИ для обозначения И-НЕ, ИЛИ ИЛИ и XNOR.

A • B означает A AND B, но A • B означает A NAND B

Таким образом, действие любого из вентилей может быть описано с помощью его булевого уравнения.

Например, вентиль И дает выход логической 1, когда вход A И вход B находятся на логической 1, но вентиль И-НЕ дает выход логического 0 для тех же условий входа.Также, если вентиль И дает логический ноль для конкретной входной комбинации, вентиль И-НЕ даст логическую 1. Таким образом, буква «N» в имени логического элемента или полоса над логическим выражением указывает на то, что выходная логика «инвертирована». . В цифровой логике NAND — это NOT AND или противоположность AND. Точно так же NOR — это «NOT» OR, а XNOR — это «NOT» XOR.

Описание действия логических вентилей

В качестве альтернативы действие любого из 7 типов логического элемента может быть описано с использованием письменного описания его логической функции.

Выход логического элемента И находится на уровне логической 1 тогда и только тогда, когда все его входы имеют логическую единицу, в противном случае выход находится на уровне логического 0.
Выход логического элемента ИЛИ является логической 1, когда один или несколько его входов находятся на уровне логической 1. Если все его входы имеют логическую 1, выход имеет логический 0.
Выход логического элемента И-НЕ находится в логическом 0, когда и только когда все его входы имеют логическую 1. В противном случае выход имеет логический 0.
Выход логического элемента ИЛИ-НЕ имеет логический 0, когда один или несколько его входов имеют логическую 1.Если все его входы имеют логический 0, выход — логический 1.
Выход элемента XOR находится на уровне логической 1, когда и только один из его входов находится на уровне логической 1. В противном случае выход имеет логический 0.
Выход логического элемента XNOR находится на уровне логического 0, когда один и только один из его входов имеет логическую единицу. В противном случае выход имеет логическую единицу (поэтому он аналогичен элементу XOR, но его выход инвертирован).
Выход логического элемента НЕ находится на уровне логического 0, когда его единственный вход находится на уровне логической 1, и на уровне логической 1, когда его единственный вход находится на уровне логического 0.По этой причине его часто называют ИНВЕРТОРОМ.

дел>

Рис. 2.1.3 Таблицы истинности

Таблицы истинности

Еще один полезный способ описать действие цифрового шлюза (или всего цифрового cicuit) — использовать таблицу истинности. Каждая таблица состоит из двух или более столбцов, по одному столбцу для каждого ввода или вывода; количества строк в столбце будет достаточно для записи всех возможных логических состояний для этого входа или выхода. На рис. 2.1.3 показаны две типичные таблицы истинности для схем разного уровня сложности.

Верхний стол для простого двух входов и ворот. У него есть два входа, обозначенные A и B, и один столбец (X) для вывода. Сравнивая таблицу истинности с письменным описанием в разделе «Описание действия логических вентилей» (выше), можно увидеть, что таблица истинности следует письменному описанию, показывая, что выход X находится на уровне 1 только тогда, когда входы A и B находятся на уровне логики. 1, в противном случае (где три верхние строки — 00, 01 и 10) на выходе будет логический 0.

Вторая таблица на рис.2.1.3 описывает более сложную схему (из пяти вентилей NAND, имитирующих вентиль XOR). Обратите внимание, что теперь таблица истинности расширена, чтобы проиллюстрировать логические уровни на четырех дополнительных входах или выходах в дополнение к входам A и B до того, как окончательный выход X будет показан в правом столбце. Такие сложные таблицы могут иметь большое значение как при проектировании цифровых схем, так и при поиске неисправностей.

И Ворота

NAND Gate

OR Выход

NOR Ворота

Ворота XOR

XNOR Ворота

НЕ Ворота

Рис.2.1.4 Анимация логических ворот (щелкните любой элемент)

Анимация логических ворот

На Рис. 2.1.4 вы можете проверить работу основных логических вентилей. Анимация ворот позволяет вам выбрать любой из 7 основных ворот и увидеть новую страницу с анимированным изображением действующих ворот. Используйте анимацию, чтобы познакомиться с работой каждого из ворот. Чтобы вернуться на эту страницу, просто закройте страницу с анимацией.

Чтобы легко понять более сложные цифровые схемы, важно создать хорошее мысленное представление об ожидаемом выходе каждого логического элемента для любого возможного входа.

Анимация, представленная на рис. 2.1.4, также показывает, как семь основных логических функций могут быть описаны с помощью «таблицы истинности», чтобы показать взаимосвязь между выходом (X) и всеми возможными комбинациями входов для входов A и B, показанных как четырехзначный двоичный счетчик от 00 до 11. Каждая анимированная диаграмма показывает условия ввода и вывода для одной из семи логических функций в форме двух входов. Однако некоторые типы ворот также доступны с большим количеством входов (например, от 3 до 13). Для этих ворот таблицы истинности должны быть расширены, чтобы включать все возможные входные условия.

Универсальные ворота

Поскольку вентили производятся в форме ИС, обычно содержащей от двух до шести вентилей одного типа, часто неэкономично использовать полную ИС из шести вентилей для выполнения определенной логической функции. Лучшим решением может быть использование только одного типа вентилей для выполнения любых требуемых логических операций. Два типа вентилей, И-НЕ и ИЛИ-ИЛИ, часто используются для выполнения функций любых других стандартных вентилей, путем соединения нескольких из этих «универсальных» вентилей в комбинационную схему.Хотя использование нескольких универсальных вентилей для выполнения функции одного логического элемента может показаться неэффективным, если в одной или нескольких ИС И ИЛИ и ИЛИ-ИЛИ имеется несколько неиспользуемых вентилей, их можно использовать для выполнения других функций, таких как И или ИЛИ. вместо использования дополнительных микросхем для выполнения этой функции. Этот метод особенно полезен при проектировании сложных ИС, где целые схемы внутри ИС могут быть изготовлены с использованием одного типа затвора.

На рис. 2.1.5 от a до g показано, как можно использовать вентили NAND для получения любой из стандартных функций, используя только этот тип единственного логического элемента.

Рис. 2.1.5 Создание любой логической функции с использованием шлюза NAND

Функция НЕ

а. Соединение входов логического элемента И-НЕ вместе создает функцию НЕ.

г. В качестве альтернативы, функция НЕ может быть реализована путем использования только 1 входа и постоянного подключения другого входа к логической 1.

И функция

г. Добавление функции НЕ (инвертора) к выходу логического элемента И-НЕ создает функцию И.

ИЛИ Функция

г.Инвертирование входов в логический элемент И-НЕ создает функцию ИЛИ.

NOR Функция

e. Использование функции НЕ для инвертирования вывода функции ИЛИ создает функцию ИЛИ.

Функция XOR

ф. Четыре логических элемента NAND (одна микросхема), подключенные, как показано, создают функцию XOR (а микросхема Quad NAND примерно на 15% дешевле, чем микросхема Quad XOR).

Функция XNOR

г. Инвертирование вывода функции XOR создает функцию XNOR.

Аналогичные преобразования могут быть достигнуты с использованием вентилей ИЛИ-ИЛИ, но поскольку вентили И-НЕ являются, как правило, наименее дорогими ИС, преобразования, показанные на рис.2.1.5 используются чаще. Причиной таких преобразований обычно является стоимость. Это может показаться не очень полезным, поскольку ни одна из основных микросхем серии 74 не является дорогостоящей, но когда должно быть изготовлено несколько тысяч единиц конкретной схемы, небольшая экономия затрат и места на печатных платах за счет максимального использования неиспользуемых вентилей. в микросхемах с несколькими затворами может стать очень важным.

Рис. 2.1.6 Логические вентили семейства TTL IC серии 74

Логические ИС

Как правило, стандартные логические вентили доступны в 14- или 16-контактных микросхемах DIL (двойная линия).Количество вентилей на одну ИС варьируется в зависимости от количества входов на вентиль. Обычно используются вентили с двумя входами, но если требуется только один вход, например, в вентилях 7404 NOT (или инверторах), 14-контактная ИС может вмещать 6 (или шестнадцатеричных) вентилей. Наибольшее количество входов на один вентиль находится на вентиле И-НЕ 74133 с 13 входами, который размещен в 16-выводном корпусе.

Спецификации

7400 Четыре входа NAND, 2 входа

7402 Quad 2 входа NOR вентили

7404 Затворы Hex NOT (инверторы)

7408 Quad 2 входа И вентили

7432 Quad 2 входа ИЛИ вентили

7486 Четыре входа XOR, 2 входа

747266 Quad 2 входа XNOR вентили

74133 Одиночный логический элемент И-НЕ с 13 входами

Что такое цифровая логика? — Основы схемотехники

Цифровая логика или логическая логика представляет сигналы и последовательности в цифровой схеме посредством чисел.Это система правил, которая позволяет нам принимать сложные решения на основе простых вопросов «да / нет». Он становится основой цифровых вычислений и объясняет, как схемы и оборудование взаимодействуют внутри компьютера. Цифровая логика — это основа вычислений и многих других электронных устройств, а также систем управления в этом постоянно развивающемся цифровом мире. Он создает реализацию компьютерных операций, манипулируя двоичными значениями с помощью технологии печатных плат, которая использует схемы и логические вентили.Большинство электронных устройств, включая калькуляторы, компьютеры, видеоигры и часы, содержат эту функцию. Знание цифровой логики может быть преимуществом для многих людей, которые работают с компьютерами и технологиями, например, инженеров и техников.

Логические ворота

Логические вентили используются в компьютере для преобразования единиц и нулей из входных проводов. Он принимает входные данные, а выходными данными являются результаты, основанные на их состоянии. Логический вентиль — это небольшая транзисторная схема, которая является частью различных форм в интегральной схеме.Каждый тип ворот имеет один или обычно два входа и один выход.

Цифровая электроника зависит от работы всего семи типов логических вентилей, показанных в таблице ниже.

Семь типов логических вентилей

Таблица истинности

Таблица истинности используется в математическом представлении для представления всех комбинаций значений для входов и их соответствующих выходов. Он используется в логических задачах, таких как логическая алгебра и электронные схемы.Таблица истинности показывает все возможные результаты в данном сценарии, которые являются фактическими. Он также показывает результаты логического выражения с использованием отдельных столбцов для каждой переменной и соответствующего ей вывода. Столбцы для значений входов перечислены слева, а выходные данные — справа.

Таблица истинности для логического элемента И с 2 входами

Логические вентили на транзисторах

Логические вентили построены на транзисторах. Диод база-эмиттер должен включиться для достижения насыщения, в то время как напряжение коллектора относительно эмиттера может быть близким к нулю.

И Ворота

Схема логического элемента И на транзисторах

Транзисторы должны быть включены последовательно, и оба транзистора должны быть в проводящем состоянии, чтобы на выходе был высокий уровень.

OR Выход

Схема логического элемента ИЛИ на транзисторах

Транзисторы должны быть включены параллельно, потому что, если какой-либо из транзисторов является проводящим, выход будет высоким.

NAND Gate

Схема затвора И-НЕ на транзисторах

Транзисторы должны быть включены последовательно, даже если выход выше них.Выход должен быть понижен близко к потенциалу земли, поскольку он всегда высокий, если только входы A и B не имеют высокого уровня.

NOR Ворота

Схема NOR Gate
Двойной транзистор

Транзисторы должны быть параллельны выходу над ними, чтобы на выходе был низкий уровень, когда один или оба входа имеют высокий уровень.

Схема NOR Gate
Одиночный транзистор

Если один или оба входа имеют высокий уровень, выход будет низким; поэтому используется только один транзистор, а два входа подключены к его базе через резисторы.

Комбинированная логика

Комбинационная логика — это цифровая логика, реализующая логические схемы, в которых выход является функцией только текущего входа. Логическая функция текущего состояния входа, логический «0» или логическая «1», в любой данный момент времени определяет выходы комбинационной логики.

Способы определения функции комбинационной логической схемы

Логическое выражение

Это алгебраическое выражение, которое показывает работу логической схемы для каждой входной переменной.

Логическая схема

Он показывает проводку и соединения каждого логического элемента, которые представлены определенным графическим символом.

Логическая диаграмма булевого уравнения

Таблица истинности

Он определяет функцию логического элемента, используя список, который показывает все выходные состояния в табличной форме для каждой возможной комбинации входной переменной.

Таблица истинности булевого уравнения

Что такое карта Карно?

Карта Карно используется для упрощения логических выражений.Он сообщает вам, какой выход ваша схема будет давать вашим входам. Карта Карно сочетает в себе иллюстрации с общими факторами и, следовательно, устраняет нежелательные переменные.

Карта

Карно содержит правила, которым мы должны следовать для упрощения выражений путем группирования ячеек, содержащих логическую «1».

Группа не может иметь логический «0». Следовательно, это неверно:

Вместо этого должно быть:

Группы не могут быть диагональными, но могут быть горизонтальными или вертикальными.Следовательно, это неверно:

Вместо этого должно быть:

Группы должны содержать 1, 2, 4, 8 или в целом 2 ⁿ ячеек.
То есть, если n = 1, группа будет содержать две единицы, поскольку 2 ¹ = 2.
Если n = 2, группа будет содержать четыре единицы, поскольку 2 ² = 4. Следовательно, это неверно:

K-карта, показывающая группу из 3 человек K-карта, показывающая группу 5

Вместо этого они могут быть:

K-карта, показывающая группу 2 K-карта, показывающая группу 4

Убедитесь, что каждая группа должна быть как можно больше.Следовательно, это неверно:

Примечание. Он не нарушил никаких логических законов, но он не является достаточно минимальным. Так и должно быть:

Убедитесь, что каждая ячейка, содержащая 1 , должна входить хотя бы в одну группу.

Группы могут перекрываться.

K-карта с перекрывающимися группами K-карта без перекрывающихся групп

Группы могут вращаться вокруг стола. Верхняя ячейка в столбце может быть сгруппирована с нижней ячейкой, а крайняя левая ячейка в строке может быть сгруппирована с самой правой ячейкой.

Убедитесь, что существует как можно меньше групп без нарушения каких-либо предыдущих правил. Следовательно, это неправильно:

Вместо этого должно быть:

Чтобы прояснить все, вот краткое изложение правил для карты Карно:

В группе нельзя использовать нули.
Никакие диагонали не допускаются.
Только мощность 2-х ячеек в каждой группе.
Группы должны быть максимально большими.
Каждая логическая «1» должна быть хотя бы в одной группе.
Допускается перекрытие.
Допускается накрутка.
Как можно меньше групп.

Микромеханические логические вентили, изготавливаемые методом аддитивного изготовления.

Вернер, М. Р. и Фарнер, В. Р. Обзор материалов, микродатчиков, систем и устройств для высокотемпературных и агрессивных сред. IEEE Trans. Ind. Electron. 48 , 249–257 (2001).

Артикул Google ученый

Tsai, C.-Y., Kuo, W.-T., Lin, C.-B. И Чен, Т.-Л. Проектирование и изготовление логических вентилей MEMS. J. Micromech. Microeng. 18 , 045001 (2008).

ADS Статья Google ученый

Akarvardar, K. et al. Конструктивные соображения для дополнительных наноэлектромеханических логических вентилей. в 2007 IEEE International Electron Devices Meeting 299–302 (IEEE, Washington D.С., 2007).

Ребеиз, Г. М. и Малдавин, Дж. Б. РЧ МЭМС-переключатели и схемы переключателей. IEEE Microw. Mag. 2 , 59–71 (2001).

Артикул Google ученый

Сингх П., Трипати Д. К., Джайсвал С. и Диксит Х. К. Полностью оптические логические вентили: конструкции, классификация и сравнение. Adv. Опт. Technol. 2014 , 275083 (2014).

Google ученый

Cheow, L.F., Yobas, L. & Kwong, D.-L. Цифровая микрофлюидика: логические вентили на основе капель. Заявл. Phys. Lett. 90 , 054107 (2007).

ADS Статья Google ученый

Пракаш М. и Гершенфельд Н. Логика микрожидкостного пузыря. Наука 315 , 832–835 (2007).

ADS CAS Статья Google ученый

Ли С. и Чанг Х. Логика магнитного пузыря. IEEE Trans. Magn. 10 , 1059–1066 (1974).

ADS Статья Google ученый

Сильва, А. Пде и МакКленаган, Н. Д. Логические вентили молекулярного масштаба. Chem. — Евро. J. 10 , 574–586 (2004).

Артикул Google ученый

10.

Монро, К., Микхоф, Д.М., Кинг, Б. Э., Итано, В. М. и Вайнленд, Д. Дж. Демонстрация фундаментального квантового логического элемента. Phys. Rev. Lett. 75 , 4714–4717 (1995).

ADS MathSciNet CAS Статья Google ученый

11.

Роукс, М. Л. Механические вычисления, Redux ?. IEDM Tech. Копать 2004 , 539–542 (2004).

Google ученый

12.

Рейф, Дж. Х. Механические вычисления: вычислительная сложность физических устройств. в Вычислительная сложность: теория, методы и приложения (ред. Мейерс, Р. А.) 1821–1836 (Спрингер, Нью-Йорк, 2012).

13.

Ландауэр Р. Рассеяние и помехоустойчивость в вычислениях и связи. Nature 335 , 779–784 (1988).

ADS Статья Google ученый

14.

Merkle, R.C. Два типа механической обратимой логики. Нанотехнологии 4 , 114–131 (1993).

ADS Статья Google ученый

15.

Merkle, R.C. et al. Механические вычислительные системы, использующие только звенья и поворотные соединения. Препринт на http://arxiv.org/abs/1801.03534 (2018).

16.

Купер С. Б. Теория вычислимости. 1-е изд., Стр. 7–8 (Chapman and Hall / CRC, New York, 2004).

17.

Ион А., Уолл Л., Ковач Р. и Баудиш П. Цифровые механические метаматериалы. in Proceedings of the 2017 CHI Conference on Human Factors in Computing Systems 977–988 (ACM Press, New York, 2017).

18.

Эндертон, Х.А. Математическое введение в логику . 2-е изд. С. 49–50. (Academic Press, Сан-Диего, 2001 г.).

19.

Raney, J. R. et al. Устойчивое распространение механических сигналов в мягких средах с использованием запасенной упругой энергии. Proc. Natl Acad. Sci. США 113 , 9722–9727 (2016).

ADS CAS Статья Google ученый

20.

Ван В., Ван Ю., Бао, Х., Сюн, Б. и Бао, М. Свойства трения и износа в МЭМС. Sens. Приводы Phys. 97–98 , 486–491 (2002).

Артикул Google ученый

21.

Виттрик, У. Х. и Уильямс, Ф.W. Алгоритм расчета критических нагрузок продольного изгиба упругих конструкций. J. Struct. Мех. 1 , 497–518 (1973).

Артикул Google ученый

22.

Найфех, А. Х. и Эмам, С. А. Точное решение и стабильность конфигураций последующего прихвата балок. Нелинейная Дин. 54 , 395–408 (2008).

MathSciNet Статья Google ученый

23.

Салерно, Г. и Касчаро, Р. Прыжки в моде и привлекательные траектории в многомодовом упругом изгибе. Внутр. J. Numer. Методы англ. 40 , 833–861 (1997).

MathSciNet Статья Google ученый

24.

Tseng, W.-Y. & Дугунджи, Дж. Нелинейные колебания изогнутой балки при гармоническом возбуждении. J. Appl. Мех. 38 , 467–476 (1971).

ADS Статья Google ученый

25.

Sun, C., Fang, N., Wu, D. M. & Zhang, X. Проекционная микростереолитография с использованием цифровой микрозеркальной динамической маски. Sens. Приводы Phys. 121 , 113–120 (2005).

CAS Статья Google ученый

26.

Чизари, С., Шоу, Л. А. и Хопкинс, Дж. Б. Одновременная печать и деформация микросистем с помощью двухфотонной литографии и голографического оптического пинцета. Mater. Горизонт .Препринт доступен по адресу: https://doi.org/10.1039/C8MH01100A (2019).

27.

Park, S.-H., Yang, D.-Y. И Ли, К.-С. Двухфотонная стереолитография для создания сверхточных трехмерных нано / микроустройств. Laser Photon. Ред. 3 , 1–11 (2009).

ADS CAS Статья Google ученый

28.

Гриер Д. Г. Революция в оптической манипуляции. Nature 424 , 810–816 (2003).

ADS CAS Статья Google ученый

29.

Zheng, X. et al. Многомасштабные металлические метаматериалы. Нат. Матер. 15 , 1100 (2016).

ADS CAS Статья Google ученый

Цифровые логические вентили в мягких проводящих механических метаматериалах

Цифровой переключатель на проводящих механических метаматериалах

Метаматериалы используют постоянное поперечное сечение, состоящее из фундаментальной квадратной мозаичной мозаики с квадратными пустотами на пересечениях.Shim et al. ³² сообщают, что эта геометрия демонстрирует отрицательный коэффициент Пуассона и полностью уплотненное состояние, в котором пористость уплотненного материала составляет 0% в идеальном случае кинематической реконфигурации. На рис. 1 мы объединяем эту архитектуру подложки с рисунками проводящих чернил, которые используют деформацию метаматериала для изменения конфигурации электрических цепей в дискретных режимах. В этом отчете мы опираемся на этот фундаментальный строительный блок, чтобы сформулировать все цифровые логические вентили, а также разработать методы сборки и соединения вентилей.

Рис. 1: Принцип уплотнения коммутации электрических сетей в мягких проводящих механических метаматериалах.

a Введение метаматериала, состоящего из элементарной ячейки C ₂ с проводящим следом Ag-TPU. b C ₂ метаматериал последовательно с источником питания и светодиодной матрицей для иллюстрации функции переключения. Без сжатия: обрыв цепи, светодиод не горит. В уплотнении: замкнутая цепь, светодиод горит.

Рассматриваемые здесь подложки из эластомерного материала изготавливаются путем отливки жидкого уретанового каучука (Smooth-On VytaFlex 60) в формы, напечатанные на 3D-принтере (FlashForge Creator Pro), содержащие негатив архитектуры образца.Подложки также включают в себя поверхностные каналы, в которых размещены токопроводящие сети, рис. 1 (а). Проводящие чернила, используемые в каналах, представляют собой композит, содержащий микрочастицы серебра (Ag) (Inframat Advanced Materials, 47MR-10F) и эластомер из термопластичного полиуретана (TPU) (BASF Elastollan Soft 35 A) для создания проводящих перколяционных сетей. Выводы из медной проволоки, проходящие через образец по внутренним каналам, позволяют выполнять электрические соединения от внешнего источника напряжения или считывания с выводами трассировки Ag-TPU.Полная информация о изготовлении образцов и характеристиках приведена в разделе «Дополнительная информация».

Метаматериалы, изученные в этом отчете, относятся к элементарной ячейке, которая создает архитектуру постоянного поперечного сечения. На рис. 1 (а) метаматериал собран из элементарных ячеек C ₂, которые будут охарактеризованы более полно в следующем разделе этого отчета. На эластомерный субстрат наносится рисунок следа Ag-TPU. Электропитание и светодиодная матрица последовательно соединены с серебряными выводами на левой и правой сторонах образца соответственно.Применяя одноосное смещение к верхней части метаматериала, образец деформируется в полностью уплотненный сплошной квадрат (рис. 1 (б)). В результате сеть Ag-TPU замыкается через самоконтакт, пропуская электрический ток через матрицу светодиодов. После снятия механической нагрузки сеть Ag-TPU открывается, и светодиодная матрица снова выключается. Продолжение цикла метаматериала повторяет поведение электрического переключателя. Принцип обратимого механико-электрического переключения, продемонстрированный на рис. 1, используется в этом отчете для формулирования всех операций логического элемента и методов логической сборки в классе мягких проводящих механических метаматериалов.

Чтобы охарактеризовать упругую деформацию потери устойчивости элементарных ячеек метаматериала, мы разрабатываем модель конечных элементов, которая имитирует реакцию материала, наблюдаемую в экспериментах (см. Дополнительную информацию). Геометрия элементарной ячейки C ₂ показана на рис. 2 (а). Элементарная ячейка состоит из двух строк и двух столбцов непрерывного квадратного мозаичного рисунка. Модель гиперупругого материала Neo – Hookean используется в двумерном поперечном сечении с учетом предположений о плоской деформации и учетом нелинейных деформаций при квазистатическом одноосном смещении при сжатии в вертикальном направлении \ (u_y \).Периодические смещения граничных условий в \ (x \) и \ (y \) применяются к узлам, выделенным пунктирными синими и красными линиями на рис. 2 (а).

Рис. 2: Отведение битов через разомкнутую / замкнутую цепь.

a C ₂ Размеры элементарной ячейки с периодическими граничными условиями. b Моделирование механического отклика элементарной ячейки C ₂ с тремя режимами общего поведения и изменения формы. c Схема метаматериала C ₂ с двухосной коммутационной сетью Ag-TPU.Измерения сопротивления R ₁ и R ₂ контролируются по двум парам клемм. d Экспериментальное измерение сопротивления с фотографиями, изображающими деформации в трех режимах сжатия.

Механический отклик элементарной ячейки C ₂ иллюстрирует три режима во время одноосного сжатия, рис. 2 (б). Линейный упругий отклик (метка S1) возникает при малых приложенных деформациях \ (\ varepsilon _y = u_y / h \), например <2% деформации. При критической деформации, а именно \ (\ varepsilon _ {critical} \) = 0.0279 на рис. 2 (b), второй режим (метка S2) демонстрирует значительное уменьшение одноосной жесткости и вращательное поведение элементарной ячейки. При дальнейшем увеличении деформации происходит окончательный переход, при котором достигается самоконтакт и почти полное уплотнение элементарной ячейки (метка S3), что приводит к увеличению одноосной жесткости. Для элементарной ячейки C ₂ величина самоконтактной деформации равна \ (\ varepsilon _ {contact} \) = 0,23. Компактное состояние на рис. 2 (б) представляет собой сжатую форму экспериментального образца на рис.1 (c), который замыкает электрическую цепь за счет самоконтактной дорожки Ag-TPU.

Чтобы продемонстрировать взаимосвязь между механическим и электрическим поведением по принципу уплотнения, мы разработали двухосный электрический переключатель Ag-TPU, следы рисунка на поверхности метаматериала, состоящего из элементарных ячеек C ₂, рис. 2 (c) . Метаматериал нагружается квазистатически в вертикальном направлении между жесткими алюминиевыми плитами с использованием силовой рамы (см. Дополнительную информацию).Цепи делителя напряжения измеряют электрические сопротивления R ₁ и R ₂ между горизонтальной и вертикальной парами клемм Ag-TPU, соответственно.

Используя геометрию элементарной ячейки C ₂ и сеть Ag-TPU на образце, метаматериал функционирует как тензометрический переключатель. Например, на рис. 2 (d) показано, что сопротивления R ₁ и R ₂ через пары дорожек Ag-TPU демонстрируют непроводящее бесконечное сопротивление, которое представляет собой цифровое считывание 0.Как только контактная деформация \ (\ varepsilon _ {contact} \) = 0,23 достигается, сети замыкаются, что наблюдается по внезапным падениям R ₁ и R ₂, до среднего сопротивления около 3 Ом. Таким образом, замкнутые электрические соединения представляют собой одно цифровое считывание. Поддерживающая кинематическая модель элементарной ячейки C ₂ подтверждает, что самоконтакт индуцируется около приложенной деформации \ (\ varepsilon _ {contact} \) = 0,201, дополнительный рис. 2 (а) (см. Дополнительную информацию). Сходство между резкими изменениями сопротивлений R ₁ и R ₂ показывает, что электрические соединения могут быть выполнены двухосно, несмотря на одноосный механический ввод.Эти результаты представляют метод использования переходов между несжатым и уплотненным состояниями мягких проводящих механических метаматериалов для управления цифровыми электрическими сигналами.

Метод цифровой логики в проводящих механических метаматериалах

Мы используем эту основу для создания логических вентилей, управляемых механической деформацией. Метаматериалы, состоящие из элементарных ячеек C ₂, могут демонстрировать два вращения в режиме потери устойчивости низшего порядка, дополнительный рисунок 3.Такое ограниченное переключение является результатом различных режимов потери устойчивости и выбора сети Ag-TPU. В результате мы вводим вторую элементарную ячейку, обозначенную D ₁, которая использует неоднородность с боковыми соседними элементарными ячейками в левом / правом направлениях, рис. 3 (a).

Рис. 3: Удаление долота через направление продольного изгиба.

a D ₁ Размеры элементарной ячейки с граничными условиями. b Модальный анализ элементарной ячейки D ₁ с двумя состояниями деформации: мода 1 ₍₁₎ и мода 1 ₍₂₎. c Моделирование механического отклика элементарной ячейки D ₁ с тремя режимами деформации. d Схема буферного затвора как прямого электрического переключателя, управляемого одним входом механического вращения, соответствующего режиму продольного изгиба. e Схематическое изображение и ( f ) экспериментальное изображение затвора НЕ с одним вращением механического входа (зеленый) и одним цифровым выходом (красный) Q _НЕ на метаматериале, состоящем из элементарных ячеек D ₁.Входной терминал с питанием — это голубой узел, \ (V_ {cc} \). Фотографии затвора НЕ при одноосном сжатии, так как он демонстрирует изгиб ( g ) в режиме 1 ₍₁₎ и ( h ) в режиме 1 ₍₂₎ вместе с соответствующими цифровыми выходами Q _NOT (красный узел).

Модальный анализ элементарной ячейки D ₁ проводится для определения характеристик упругого продольного изгиба самого низкого порядка. Верхняя и нижняя границы элементарной ячейки относительно смещены, причем одна сторона свободна для бокового смещения в данной модели.Как показано на рис. 3 (b), элементарная ячейка D ₁ демонстрирует режим потери устойчивости при критической деформации 0,0089. При одной и той же критической деформации могут возникать два состояния деформации. Режим 1 ₍₁₎ показывает вращение центрального блока сыпучего материала по часовой стрелке, а режим 1 ₍₂₎ показывает вращение против часовой стрелки. Реализация этих режимов зависит от вектора сдвига и одноосного сжатия, приложенного относительно горизонтальной плоскости зеркала. Моделирование одноосного сжатия проводится для определения механических свойств элементарной ячейки D ₁.Результаты на рис. 3 (c) также показывают 3 режима коллапса, сходные по качественной тенденции и интерпретации с поведением элементарной ячейки C ₂ на рис. 2 (b). Элементарная ячейка D ₁ показывает более низкую критическую деформацию \ (\ varepsilon _ {critical} \) = 0,0089 и большую самоконтактную деформацию \ (\ varepsilon _ {contact} \) = 0,40 по сравнению с C ₂. ячейка. Заметная разница заметна и в уплотненном состоянии. А именно, элементарная ячейка D ₁ компактируется в поперечное сечение параллелограмма (рис.3 (c), по сравнению с квадратным уплотненным состоянием для элементарной ячейки C ₂, рис. 2 (b). Следовательно, элементарные ячейки из метаматериала позволяют использовать уникальные подходы к сети трассировки Ag-TPU для реализации реконфигурируемых электрических межсоединений.

Цифровые логические вентили имеют цифровые входы и цифровые выходы. Наша формулировка цифровой логики по сути связывает дискретное механическое поведение с электрическими сигналами, проходящими через метаматериалы. Здесь мы рассматриваем узел питания схемы, подключенный к входному выводу единичной ячейки.Входной узел выделен голубым цветом и помечен как \ (V_ {cc} \) на материале логического элемента НЕ, показанном на рис. 3 (d). Выходной узел выделен красным цветом. Для обеспечения операций цифровой логики мы используем режимы механического изгиба, рассматривая вращение против часовой стрелки единичной ячейки D ₁ как цифровой вход 1 и вращение по часовой стрелке как цифровой вход 0, в соответствии с электропроводностью через D _1. слой элементарной ячейки. Принципиальный буферный вентиль иллюстрирует это поведение оцифровки, как показано на рис.3 (d), где вращение против часовой стрелки метаматериала элементарной ячейки D ₁ дает Q _Buffer из 1 и Q _Buffer из 0 для вращения по часовой стрелке. Затвор буфера метаматериала реализован тремя элементарными ячейками D ₁, которые соединены вместе, сохраняя несплошность в центральном блоке сыпучего материала. График Ag-TPU, нанесенный на поверхность, реализует переключатель, который работает в соответствии с логикой буфера в соответствии с режимами потери устойчивости этого метаматериала.

Цифровой логический вентиль НЕ — это инвертор цифрового сигнала, преобразующий 0 в 1 и наоборот. Таким образом, вентиль НЕ является перевернутым буферным вентилем. В этом варианте осуществления мягкой цифровой логики инверсия выходного сигнала достигается путем горизонтального или вертикального зеркального отображения проводящей сети. Реализация логического элемента НЕ в метаматериале, который мы исследуем здесь, показана на рис. 3 (e) вместе с соответствующими логическими выходами, возникающими в результате каждого из вращений коллапса по часовой стрелке и против часовой стрелки.Выходной цифровой сигнал Q _NOT равен 1 для проводящей сети Ag-TPU на рис. 3 (g) с учетом вращения по часовой стрелке центральных блоков сыпучего материала в элементарных ячейках. И наоборот, выходной цифровой сигнал Q _НЕ, равный 0, считывается для режима продольного изгиба с вращением блока сыпучего материала против часовой стрелки, рис. 3 (h). Как и ожидалось, эти результаты противоположны фундаментальному переключению буферного затвора. Следовательно, цифровая логика, реализованная посредством дискретной модальной механической деформации метаматериала на рис.3 (f) аналогичен цифровому вентилю НЕ. Более того, рис. 3 (g), (h) показывают, что поведение коллапса и, следовательно, цифровая сигнализация происходит для одних и тех же значений приложенной деформации. Это указывает на то, что использование небольших возмущений вокруг бифуркации ³³ или критической деформации может быть использовано для высокочувствительного управления ³⁴ комбинированных механических и электрических функций мягкого проводящего логического элемента.

Формулировка всех цифровых логических вентилей

Мы опираемся на это проявление цифровой логики, основанной на мягкой проводящей материи, для реализации оставшихся 6 логических вентилей: И, И-НЕ, ИЛИ, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧИТЕЛЬНОЕ ИЛИ.Мы используем два ряда элементарных ячеек D ₁, каждый из которых содержит 5 элементарных ячеек, чтобы реализовать геометрию метаматериала, показанную на рис. 4 (а). Элементарные ячейки разделяют центральный ряд блоков насыпного материала, что не влияет на послойную механику. Мы проводим модальный анализ материалов для выявления форм потери устойчивости низкого порядка. Две моды обнаружены для критических деформаций 0,0087 и 0,0089, в то время как каждая мода может проявляться в двух состояниях деформации, рис. 4 (б). Эти режимы реализуются определенной векторной комбинацией сдвиговых и одноосных напряжений, приложенных к верхней поверхности метаматериала.Например, для режима 1 ₍₁₎ требуется сдвиг вправо, а затем одноосное сжатие, в то время как для режима 2 ₍₁₎ требуется одноосное сжатие, а затем сдвиг влево вблизи критической деформации, и наоборот для режима 1 _{( 2)} и режим 2 ₍₂₎. Таким образом, логические входы представлены послойным вращением, показанным на рис. 4 (а) с зелеными метками. Вход A мягкого проводящего логического элемента указывает вращение верхнего слоя элементарных ячеек, а вход B указывает вращение нижнего слоя элементарных ячеек.Это представляет собой уникальную технику управления механическими цифровыми входами с помощью векторов напряжений и дискретных состояний самоконтакта в мягких механических метаматериалах ³⁵.

Рис. 4: Формулировка цифровых логических вентилей в мягких проводящих механических метаматериалах.

a Схема метаматериалов на основе D ₁. Входы A и B — это вращения в первом и втором слоях соответственно. b Модальный анализ, иллюстрирующий четыре возможных состояния деформации.Схемы и экспериментальные изображения сети Ag-TPU на метаматериалах для ( c ) AND, ( d ) NAND, ( e ) OR, ( f ) NOR, ( g ) XOR и ( h ) Логические вентили XNOR. И и ИЛИ включают соответствующие схемы коммутируемых цепей. Каждый вентиль содержит два механических входа A и B (зеленые) и один цифровой выход Q (красный). Входной терминал с питанием — это голубой узел, \ (V_ {cc} \).

Сети трассировки Ag-TPU, необходимые для реализации вентилей AND, NAND, OR, NOR, XOR и XNOR в этой формулировке мягкой цифровой логики, показаны на рис.4 (в) — (з). Используя фундаментальный логический вентиль Буфера или НЕ (рис. 3 (d)) для каждого механического входного уровня и электрически объединяя выходы каждого уровня последовательно или параллельно, оставшиеся логические вентили И, И НЕ, ИЛИ, ИЛИ, ИЛИ ИЛИ ИЛИ ИСКЛЮЧАЮЩЕЕ может осуществляться систематическим образом. Для вентилей И и ИЛИ соответствующие схемы последовательной и параллельной коммутируемых цепей показаны на рис. 4 (c), (e). Связь между схемами последовательного (И) и параллельного (ИЛИ) переключателя и токопроводящими цепями очевидна, если посмотреть на рис.4 (в), (д). В зависимости от индуцированного режима на рис. 4 (b) переключатели открываются или закрываются в соответствии с назначением (1) 0 цифровых битов (1) по часовой стрелке через сети трассировки Ag-TPU, что приводит к соответствующему цифровому выходу Q. Например, логический элемент И регистрирует Q _И = 1, когда оба слоя вращаются против часовой стрелки, или 1. Таким образом, существует явная аналогия между схемной схемой, топологией сети Ag-TPU и механическими деформациями продольного изгиба. Сети трассировки Ag-TPU, показанные на рис.4 не уникальны и могут быть адаптированы для изменения положения подключенного узла (выделено голубым цветом) и выходного узла (красный цвет). Показания выходных узлов (красный цвет) представляют собой цифровой выход мягкого проводящего логического элемента.

Затворы, такие как NAND на рис. 4 (d) и OR на рис. 4 (e), содержат одну и ту же фундаментальную параллельную схему, но вертикально отражены в соответствии с горизонтальной средней плоскостью. Топология сети NAND получается путем применения теоремы Де Моргана, которая гласит, что вентиль NAND эквивалентен вентилю инвертированного ИЛИ.Как описано выше в отношении НЕ к буферу, операция инверсии в этом варианте осуществления мягких цифровых логических вентилей представляет собой вертикальное или горизонтальное зеркальное отображение сети проводящих трасс. В результате теорема Де Моргана легко применяется для создания логического элемента из метаматериала И-НЕ (рис. 4 (d)) через базовую конструкцию логического элемента из метаматериала ИЛИ (рис. 4 (е)). Теорема ДеМоргана также применяется для разработки логического элемента ИЛИ на рис. 4 (f) из варианта выполнения логического элемента И на рис. 4 (с). Наконец, вентиль метаматериала XOR (рис.4 (g) и логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ на рис. 4 (h) получаются посредством последовательной комбинации вентилей ИЛИ-ИЛИ и параллельной комбинации вентилей И-ИЛИ, соответственно. Такой протокол проектирования прямо аналогичен формулировке обычных коммутируемых электрических сетей, которые обеспечивают функциональность цифровой логики.

Чтобы проверить работу логических вентилей, образцы изготавливаются и сжимаются с использованием экспериментальной установки на дополнительном рис. 1 (b). Каждый из режимов потери устойчивости достигается за счет циклической нагрузки и разгрузки.На рис. 5 собраны фотографии деформированных мод, результирующих сетевых подключений Ag-TPU и соответствующие таблицы истинности.

Рис. 5: Обработка всех цифровых логических операций в мягких проводящих механических метаматериалах.

Цифровой выход логического элемента Логический ответ в каждом из четырех компактных состояний для ( a ) AND, ( b ) NAND, ( c ) OR, ( d ) NOR, ( e ) XOR и ( f ) логический вентиль XNOR. Соответствующие механические входы (зеленые) для каждого из состояний деформации напрямую относятся к ( g ) входам таблицы истинности логических вентилей.

Экспериментальные цифровые выходы для каждого режима потери устойчивости согласуются с соответствующей записью в таблице истинности для идеальных логических вентилей, рис. 5. Например, логический элемент И на рис. 5 (а) обеспечивает цифровой выход Q _И = 1 для режима 1 ₍₂₎, когда оба механических входа вращаются против часовой стрелки, а цифровой выход Q _И = 0 для всех других комбинаций. Дополнительное видео 1 показывает переходы между оцифрованными модальными входами и цифровыми выходами с помощью светодиодного индикатора для визуализации.

Примеры цифровой логики

В этой статье доктор Тим Джексон рассматривает комбинаторную логику при проектировании систем.

Комбинаторная логика

Мы начинаем со словесного описания того, чего мы хотим достичь. Мы вернемся к примеру, упомянутому в конце предыдущего упражнения, трехпозиционному устройству в блокировках для мощного лазера. На фотографии показана лаборатория, используемая для приготовления тонких пленок из новых электронных материалов. Большой серый прямоугольник на задней панели представляет собой лазер, излучающий 248-метровое излучение в импульсах 20 нс с энергией до 1 Дж в луче с площадью 2 см ².Это плотность энергии 5 кДж м ² и удельная мощность 2,5 x 1011 Вт м ^-2. Это УФ-излучение — достаточно, чтобы вызвать повреждение кожи, например, сильный солнечный ожог. Для защиты персонала от лазерного луча можно использовать систему из трех переключателей, с переключателем S1 на двери лаборатории, переключателем S2 на пластиковых крышках, которые вы можете видеть путь луча и выключатель S3 для всех этих блокировок, которые может использовать техник по обслуживанию. Чтобы запустить луч при нормальном использовании, мы хотим, чтобы S1 и S2 были закрыты, а S3 открыты.Мы выбрали этот способ, потому что переключатели, активируемые дверьми, обычно закрываются (замыкают электрическую цепь), когда дверь закрывается. Когда переключатель замкнут, логический уровень низкий (см. Шаг 3.4, Цифровая электроника), поэтому это система с активным низким уровнем. Наш план реализации начинается с утверждения физической системы. «Лазер может быть запущен, если, и только если S1 закрыт, а S2 закрыт, а S3 открыт ». Мы можем нарисовать представление нашей цифровой сети, которое является полностью символическим, не содержащим никаких деталей, как на рисунке 1.S1, S2 и S3 — двоичные переменные, представляющие состояние переключателей, а L — двоичная переменная, представляющая выход сети. Рисунок 1: Логическая сеть для системы лазерной безопасности (Щелкните, чтобы развернуть)

Логические вентили

Нам нужно получить соответствующий выходной сигнал из возможных комбинаций входов, чего мы достигаем с помощью логических вентилей . В таблице 1 показаны символы восьми логических вентилей, некоторые или все из которых вы можете узнать. Таблица 1: Логические вентили (Щелкните, чтобы развернуть) Таблица 2 ниже определяет каждый вентиль в словах, а затем в булевой логике .Возможно, вы привыкли рисовать таблиц истинности для ворот, но в сложных системах это становится очень неудобно, поэтому мы будем использовать здесь представление логической логики. если 9090 , и только если все входные данные верны

Gate	Описание	Логическое представление
Buffer	Выход истинен, только если вход истинен	\ (C = A \)
И	\ (C = A ∙ B \)
OR	Выходные данные верны тогда и только тогда, когда хотя бы один вход верен	\ (C = A + B \)
Исключающее ИЛИ	Выходные данные истинны тогда и только тогда, когда один или другой вход верен, но не, если оба истинны	\ (C = A⊕B \)
НЕ	Выходные данные истинны только в том случае, если входные данные являются ложными	\ (C = \ frac {} {A} \)
NAND	Выходные данные являются ложными тогда и только тогда, когда все входные данные истинны	\ (C = \ frac {} {(A ∙ B)} \)
NOR	Выходные данные являются ложными тогда и только тогда, когда хотя бы один вход верен	\ (C = \ frac { } {(A + B)} \)
Исключительный NOR	Выход верен, если оба входа ложны или оба входа верны	\ (C = \ frac {} {(A⊕B)} \)

Таблица 2: Определения логических вентилей.Теперь мы можем сформулировать наш план реализации на языке булевой логики . Помните, что active-LOW означает, что активным состоянием переключателя является состояние 0 или FALSE. Мы можем сказать: «Лазер может быть запущен, если и только если S1 — ЛОЖЬ, S2 — ЛОЖЬ, а S3 — ИСТИНА». Если «лазер может быть запущен», то мы хотим, чтобы L было ИСТИНА тогда и только тогда, когда S1 — ЛОЖЬ И S2 — ЛОЖЬ И S3 — ИСТИНА ». Обратите внимание, что у нас не может быть какой-либо комбинации из двух входов ЛОЖЬ и одного ИСТИНА, мы должны быть конкретными. Если мы начнем слева направо в нашем конструктивном заявлении, мы сначала потребуем оба S1 И S2 должны быть ЛОЖНЫ.Булево уравнение для промежуточного вывода C будет \ [C \: = \ frac {} {S1}. \ Frac {} {S2} \] Если вы знаете «закон де Моргана» для упрощения логических выражений, то вы знаете, что \ [C \: = \ frac {} {S1}. \ Frac {} {S2} = \ frac {} {S1 \: + \: S2} \] Из таблицы 2 видно, что нам нужен вентиль NOR. Если бы вы не знали эту теорему, то вы могли бы получить тот же ответ, выразив определение логического элемента ИЛИ-НЕ по-другому; вентиль ИЛИ-ИЛИ дает выход ИСТИНА только тогда, когда ни один из входов не ИСТИНА. Третий способ получить этот ответ — нарисовать таблицу истинности для каждого элемента.Мы рассмотрим их в викторине, которая последует позже на этой неделе. В любом случае, наш следующий шаг — объединить C с S3 \ [L \: = \: C \ cdot S3 \] Мы можем добиться этого с логический элемент AND. Итак, теперь мы можем нарисовать принципиальную схему для нашей логической сети, как показано на рисунке 2. Рисунок 2: Логическая сеть для лазерной безопасности (щелкните, чтобы развернуть). Могут быть другие способы достижения того же результата. Как дизайнер, самое простое часто бывает лучшим, потому что меньше ошибиться. Почему мы предоставили подзаголовок Combinatorial Logic в этом разделе? Ответ заключается в том, что в этом примере нам не нужно беспокоиться о порядке, в котором переключатели открываются или закрываются.Нас беспокоит только текущее состояние системы. Нас не волнует прошлое.

Последовательная логика

В последовательной логике выходы определяются последовательностью входов, которые приводят к текущему состоянию системы. Нам нужна последовательная логика, когда важен порядок событий, способ, которым мы пришли к нашему текущему состоянию. Существует два типа последовательной логики: синхронная, что означает, что выходы обновляются только при получении импульсов от тактового сигнала, и асинхронный, что означает, что выходы обновляются при получении любых входных сигналов.Если бы мы хотели создать новую конструктивную функцию, например, которую нужно сначала закрыть, нам понадобится асинхронная логика. Однако, даже если нас не волнует порядок событий, может быть причина для использования синхронной логики. В предыдущей статье мы говорили, что цифровые системы устойчивы к шуму, потому что они полагаются на переходы, но мы рассматривали в наших схемах ВЫСОКИЙ и НИЗКИЙ уровни. Чтобы представить последовательную логику, мы рассмотрим триггер типа D. . Этот компонент копирует свой вход на свой выход по команде тактового сигнала.Рисунок 3. дает представление о том, как это работает. Рисунок 3: Цифровые формы сигналов для выхода датчика двери, часов и триггера типа D (щелкните, чтобы развернуть) На рисунке 3 дверь изначально открыта, поэтому S1 = HIGH. Когда дверь закрыта и S1 = LOW, выход Q триггера фиксируется на новом входном значении только после того, как поступит тактовый импульс (CLK). Триггер изменения — это один из фронтов импульса, триггер типа D может запускаться по положительному или отрицательному фронту. На Рисунке 4. показан символ схемы для устройства с положительным фронтом.Вход обычно обозначается D. Инвертированный выход Q ^— предоставляется в дополнение к основному выходу Q. Выход триггера типа D копирует вход и, таким образом, удерживает или запоминает логический уровень. Выход Q заменит вход S1 на рисунках 1 и 2. Рисунок 4: Триггер типа D (щелкните, чтобы развернуть) Представьте, что в цепях, обеспечивающих питание S1, есть некоторый шум. Если нам не повезет, шум будет достаточно большим, чтобы заставить систему изменить состояние. Но мы будем реагировать на изменение состояния только при наличии тактового импульса.Обратите внимание на рис. 3, что тактовый сигнал имеет низкий рабочий цикл — он ВЫСОКИЙ в течение меньшего времени, чем НИЗКИЙ. Если тактовый импульс достаточно резкий, шум будет пропущен. Наша система более устойчива с синхронной логикой. Существуют и другие способы борьбы с шумом в воротах, но они выходят за рамки данного курса.

Цифровые логические вентили | Прядильные числа

Есть два общих набора символов для логических вентилей,

Старые отличительные формы MIL-STD-806B
Более современные и однородные квадратные формы согласно IEC 60617

Мы описываем, что делают эти ворота, в статье «Логика».

Автор Вилли Макалистер.

Содержание

Логические мысли могут быть представлены в текстовой форме как логические уравнения или как символы в логической схеме. Я часто нахожу, что легче понять смысл и намерение логического дизайна, когда он нарисован с помощью символов, а не записан в виде уравнений.

Символы для AND OR NOT и XOR

Есть два общих набора символов,

MIL-STD-806B определяет отличительных форм простых ворот.Я предпочитаю эти символы для простых ворот, потому что их легче идентифицировать с первого взгляда. Это символы, которые я использую в Spinning Numbers. Обратите внимание на то, что НЕ обозначается пузырьком.

IEC 60617, ANSI / IEEE Std 91-1984 определяет прямоугольные формы для обоих простых ворот. Обратите внимание на то, что символ НЕ имеет флаг вместо пузыря.

DIN 40700 Есть вероятность, что вы можете встретить некоторые старинные символы в научных трудах — третий столбец символов — это более старый набор, когда-то использовавшийся в Европе.

Символы для NAND и NOR

Отличительные символы и символы IEC / ISO для NAND и NOR,

Пузырь или флаг указывает на логическую инверсию.

Символы для сложных логических функций

IEC 60617 также определяет символы для более сложных цифровых функций, таких как многобитовые регистры. Вот пример 8-битного D-триггера с синхронизацией фронта и включением,

Для этой сложной формы сигналы данных (D и Q) находятся в основном нижнем блоке, а сигналы управления собираются вверху.Входы идут слева, выходы — справа. Входные и выходные данные всегда расположены прямо напротив друг друга, поэтому вы можете читать поток.

Если вы используете программу CAD для рисования логики, ее библиотека символов может соответствовать соглашению IEC, или они могут просто крыть ее и составлять сложные символы в своем собственном стиле.

В продаже стандарты

Если вы ищете эти стандарты в Интернете, вы не найдете самих стандартов — они не доступны бесплатно в Интернете. Вместо этого вы будете сталкиваться с предложениями приобрести копию.Это факт инженерной жизни. Организации по стандартизации тратят ресурсы на создание и поддержание этих стандартов. Чтобы возместить эти расходы, они продают их не бесплатно. У вашей компании или в инженерной библиотеке вашего учебного заведения может быть копия, если вас интересуют мелкие детали.

Сводка

Какие символы использовать? Это зависит от ваших предпочтений или политики вашего учебного заведения или компании. Стандарт IEC более современный, чем более старый MIL-STD-806B, но не получил широкого распространения.IEC позволяет использовать старые отличительные формы для основных ворот и при этом соответствовать стандартам.

Я рекомендую вам выбрать тот или иной набор — не смешивайте их в одной схеме. Мне нравятся отличительные формы, потому что их легче распознать и они действительно красивы.

Для сложных символов я по возможности использую стиль IEC. Мне нравится, как четко разделены данные и контроль.

Приложение — Как нарисовать символ «ИЛИ»

Символ ИЛИ красивый — он состоит из трех кругов и двух коротких линий,

Щелкните здесь, чтобы просмотреть.svg исходное изображение, нарисованное на сетке 1 мм с основными линиями сетки 5 мм.

логических ворот | Электроника Клуб

Логические ворота | Клуб электроники

Символы | Таблицы истинности | ИС | НЕ | И | NAND | ИЛИ | NOR | EX-OR | EX-NOR | Комбинации | Подставляя

Следующая страница: Счетные схемы

Введение

Логические вентили обрабатывают сигналы, которые представляют истинных или ложных . Обычно положительное напряжение питания + Vs соответствует истине, а 0 В — ложному.Другие термины, используемые для истинного и ложного состояний, показаны в таблице, лучше всего знать их все.

Ворота идентифицируются по их функциям: НЕ, И, ИЛИ, ИЛИ, ИЛИ, EX-OR и EX-NOR. Заглавные буквы обычно используются, чтобы прояснить, что этот термин относится к логическому элементу.

Обратите внимание, что логические вентили не всегда требуются, потому что простые логические функции могут выполняться переключателями или диодами, например:

9090 Вкл.

Логические состояния
Истина	Ложь
1	0
Высокий		Низкий	Выкл.

Символы логического элемента

Есть две серии символов для логических вентилей.Традиционные символы имеют отличительные формы, благодаря которым их легко узнать, они широко используются в промышленности и образовании. Символы МЭК (Международная электротехническая комиссия) представляют собой прямоугольники с символом внутри, показывающим функцию ворот. Они редко используются, несмотря на их официальный статус, но вам, возможно, потребуется узнать их для экзамена.

Традиционный

МЭК

Входы и выходы

Ворота

имеют два или более входа, за исключением элемента НЕ, у которого есть только один вход.Все ворота имеют только один выход. Обычно буквы A, B, C и так далее используются для обозначения входов, а Q используется для обозначения вывода. На этой странице входы показаны слева, а выход — справа.

Обратный круг (o)

Некоторые символы ворот имеют кружок на выходе, что означает, что их функция включает инвертирует вывода. Это эквивалентно пропусканию выхода через вентиль НЕ. Например, символ ворот NAND ( N, или И ), показанный справа, одинаков. как символ логического элемента И, но с добавлением инвертирующего круга на выходе.

Таблицы истинности

Таблица истинности — хороший способ показать функцию логического элемента. Он показывает состояния вывода для всех возможных комбинаций состояний ввода. В таблицах истинности обычно используются символы 0 (ложь) и 1 (истина). В приведенной в качестве примера таблице истинности показаны входы и выходы логического элемента И.

Ниже приведены сводные таблицы истинности, показывающие состояния вывода для все типы ворот с 2 и 3 входами. Это может быть полезно, если вы пытаетесь выбрать подходящие ворота.

Вход A	Вход B	Выход Q
0	0	0
0	1	0
			1	1	1

Сводные таблицы истинности

В этих сводных таблицах истинности ниже показаны состояния выходов для всех типов вентилей с 2 и 3 входами. Обратите внимание, что ворота EX-OR и EX-NOR могут иметь только 2 входа.

Сводка для всех вентилей с 2 входами
Входы		Выход каждого вентиля
A	B	И	NAND	OR	NOR	EX-OR	EX-NOR
0
0	0	1	0	1	0	1
0	1	0	1	1	0	1	0
1	0	0	1	1	0	1	0
1	1	1	0	1	0	0	1

Сводка для всех вентилей с 3 входами
Входы			Выход каждого вентиля
A	B	C	И	ИЛИ	ИЛИ	ИЛИ
0	0	0	0	1	0	1
0	0	1	0	1	1	0
0	1	0	0	1	1	0
0	1	1	0	1	1	0
1	0	0	0	1	1	0
1	0	1	0	1	1	0
1	1	0	0	1	1	0
1	1	1	1	0	1	0

Логические ИС

Логические вентили

доступны на ИС (микросхемах), которые обычно содержат несколько вентилей. того же типа, например, ИС 4001 содержит четыре логических элемента ИЛИ-НЕ с 2 входами.Существует несколько семейств логических ИС, которые можно разделить на две группы: серии 4000 и серии 74

Для сравнения различных семейств см. Страницу ИС.

Семейства 4000 и 74HC лучше всего подходят для проектов с батарейным питанием, потому что они будут работать с хорошим диапазоном питающих напряжений и потреблять очень мало энергии. Однако, если вы используете их для проектирования схем и исследования логических вентилей помните, что все неиспользуемые входы ДОЛЖНЫ быть подключены к источнику питания. питания (либо + Vs, либо 0V) , это применимо, даже если эта часть IC не используется в цепи!

Дополнительная информация: ИС серии 4000 | ИС 74 серии

Быстрая электроника: 4000 серия | 74 серии

НЕ вентиль (инвертор)

Элемент НЕ может иметь только один вход, а выход является обратным входу.Вентиль НЕ также называется инвертором.

Выход Q является истинным, когда вход A НЕ истинен: Q = НЕ

Традиционный символ

Символ МЭК

И ворота

Логический элемент И может иметь два или более входов, его выход истинен, если все входы истинны. Выход Q является истиной, если вход A И вход B оба истинны: Q = A AND B

Вход A	Вход B	Выход Q
0	0	0
0	1	0
			1	1	1

Традиционный символ

Символ МЭК

вентиль NAND

NAND = N от И .Это логический элемент И с инвертированным выходом, как показано буквой «o» на выходе символа. Логический элемент И-НЕ может иметь два или более входов, его выход истинен, если НЕ все входы истинны. Выход Q является истинным, если вход A И вход B НЕ оба истинны: Q = НЕ (А И В)

Вход A	Вход B	Выход Q
0	0	1
0	1	1
			1	1	0

Традиционный символ

Символ МЭК

OR ворота

Логический элемент ИЛИ может иметь два или более входов, его выход истинен, если хотя бы один вход истинен.Выход Q является истинным, если вход A ИЛИ вход B истинен (или оба из них истинны): Q = A ИЛИ B

Вход A	Вход B	Выход Q
0	0	0
0	1	1
			1	1	1

Традиционный символ

Символ МЭК

NOR ворота

NOR = N или OR .Это логический элемент ИЛИ с инвертированным выходом, как показано буквой «o» на выходе символа. Логический элемент ИЛИ-НЕ может иметь два или более входов, его выход является истиной, если ни один из входов не является истиной. Выход Q является истинным, если НЕ входы A ИЛИ B истинны: Q = НЕ (A ИЛИ B)

Вход A	Вход B	Выход Q
0	0	1
0	1	0
			1	1	0

Традиционный символ

Символ МЭК

Ворота EX-OR

EX включительно — OR .Это похоже на логический элемент ИЛИ, но за исключением того, что оба входа истинны. Выход истинен, если входы A и B — РАЗНЫЕ . Ворота EX-OR могут иметь только 2 входа. Выход Q является истинным, если любой вход A истинен ИЛИ вход B истинен, , но не тогда, когда они оба верны : Q = (A И НЕ B) ИЛИ (B И НЕ A)

Вход A	Вход B	Выход Q
0	0	0
0	1	1
			1	1	0

Традиционный символ

Символ МЭК

Выход EX-NOR

EX включительно — NOR .Это вентиль EX-OR с инвертированным выходом, как показано буквой «o» на выходе символа. Ворота EX-NOR могут иметь только 2 входа. Выход Q является истиной, если входы A и B — ТО ЖЕ (оба истинны или оба ложны): Q = (A И B) ИЛИ (НЕ A И НЕ B)

Вход A	Вход B	Выход Q
0	0	1
0	1	0
			1	1	1

Традиционный символ

Символ МЭК

Комбинации логических вентилей

Логические вентили можно комбинировать для выполнения более сложных функций.

Например, чтобы создать выходной сигнал Q, который является истинным только тогда, когда вход A является истинным, а вход B — ложным, мы можем объединить вентиль НЕ и вентиль И, как показано.

Q = А, А НЕ B

Разработка функции калитки

Таблицы истинности могут использоваться для определения функции комбинации ворот, такой как система, показанная ниже:

Начните с создания таблицы, показывающей все возможные комбинации входных данных (A, B и C в этом примере) с достаточным количеством дополнительных столбцов для каждого промежуточного вывода (D и E в этом примере), а также окончательного вывода (Q).Затем определите все промежуточные состояния вывода, заполняя таблицу по ходу дела. Эти промежуточные выходы формируют входы для следующих ворот (или ворот), поэтому вы можете использовать их для работы. выводит следующий вывод (ы), в этом примере это конечный вывод (Q).

D = НЕ (A ИЛИ B)
E = B AND C
Q = D OR E = (НЕ (A OR B)) OR (B AND C)

Таблица истинности показывает промежуточные выходы D и E, а также окончательный результат Q.

Входы			Выходы
A	B	C	D	E	Q
0	0	0	1	0	1
0	0	1
0	1	0	0	0	0
0	1	1	0	1	1
0	0	0
1	0	1	0	0	0
1	1
1	1	1	0	1	1

Замена одного типа ворот на другой

Логические вентили

доступны на ИС, которые обычно содержат несколько вентилей одного типа, например, четыре логических элемента NAND с 2 входами или три логических элемента NAND с 3 входами.Это может быть расточительным, если требуется только несколько ворот, если все они не одного типа. Чтобы не использовать слишком много IC вы можете уменьшить количество входов затвора или заменить один тип затвора другим.

Уменьшение количества входов

Количество входов в вентиль можно уменьшить, соединив два (или более) входа вместе. На схеме показан логический элемент И с 3 входами, работающий как вентиль И с двумя входами.

Создание гейта НЕ из логического элемента И-НЕ или НЕ-НЕ

При уменьшении логического элемента И-НЕ или ИЛИ-И до одного входа создается вентиль НЕ.Схема показывает это для логического элемента И-НЕ с 2 входами.

Любые ворота могут быть построены из ворот NAND или NOR

Помимо создания ворот НЕ, ворота И-НЕ или ИЛИ-НЕ можно комбинировать для создания ворот любого типа! Это позволяет построить схему только из одного типа ворот, NAND или NOR. Например, вентиль И — это вентиль И-НЕ, а затем вентиль НЕ (для отмены инвертирующей функции). Обратите внимание, что вентили И и ИЛИ нельзя использовать для создания других вентилей, потому что в них отсутствует функция инвертирования (НЕ).

Чтобы изменить тип ворот , например изменить OR на AND, вы должны сделать три вещи:

Инвертировать (НЕ) каждый вход.
Изменить тип ворот (ИЛИ на И или И на ИЛИ)
Инвертировать (НЕ) вывод.

Например, логический элемент ИЛИ может быть построен из входов NOTed, подаваемых в логический элемент И-НЕ (И + НЕ).

эквиваленты ворот NAND

В приведенных ниже схемах показано, как использовать логические элементы И-НЕ для создания вентилей НЕ, И, ИЛИ и ИЛИ:

НЕ сделано из одного логического элемента NAND:

И состоит из двух ворот NAND:

ИЛИ из трех ворот NAND:

NOR состоит из четырех вентилей NAND:

Подстановка вентилей в примерную логическую систему

Эта система имеет 3 разных логических элемента (ИЛИ, И и ИЛИ), поэтому требуется три ИС, по одной для каждого типа ворот.

Чтобы перепроектировать эту систему с использованием логических элементов NAND, начните с замены каждого гейт с его эквивалентом логического элемента И-НЕ, как показано ниже:

Затем упростите систему, удалив смежные пары вентилей НЕ (отмечены X выше). Это может быть сделано, потому что второй вентиль НЕ отменяет действие первого:

Последняя система имеет пять логических элементов NAND и требует двух микросхем (по четыре логических элемента на каждой микросхеме). Это лучше, чем исходная система, для которой требовалось три микросхемы (по одной для каждого типа ворот).

Замена вентилей NAND (или NOR) не всегда увеличивает количество вентилей, но когда это происходит (как в этом примере), обычно увеличивается только один или два ворот. Настоящая выгода заключается в уменьшении количества требуемых микросхем за счет использования только одного типа затвора.

Следующая страница: Счетные схемы | Исследование

Политика конфиденциальности и файлы cookie

Этот сайт не собирает личную информацию. Если вы отправите электронное письмо, ваш адрес электронной почты и любая личная информация будет используется только для ответа на ваше сообщение, оно не будет передано никому.На этом веб-сайте отображается реклама, если вы нажмете на рекламодатель может знать, что вы пришли с этого сайта, и я могу быть вознагражден. Рекламодателям не передается никакая личная информация. Этот веб-сайт использует некоторые файлы cookie, которые классифицируются как «строго необходимые», они необходимы для работы веб-сайта и не могут быть отклонены, но они не содержат никакой личной информации. Этот веб-сайт использует службу Google AdSense, которая использует файлы cookie для показа рекламы на основе использования вами веб-сайтов. (включая этот), как объяснил Google.Чтобы узнать, как удалить файлы cookie и управлять ими в своем браузере, пожалуйста, посетите AboutCookies.org.